專(zhuān)利名稱(chēng)：電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于將信號(hào)幅值從低電壓轉(zhuǎn)換至高電壓的電平轉(zhuǎn)換電路，更具體地，涉及一種電平轉(zhuǎn)換電路，在這種電平轉(zhuǎn)換電路中，在轉(zhuǎn)換電路和柵極驅(qū)動(dòng)器中使用低壓元件替代高壓元件，使得即使當(dāng)工作電壓的幅值較低時(shí)也能執(zhí)行快速切換操作，從而容易地構(gòu)造電路并改善電路的驅(qū)動(dòng)能力。
背景技術(shù)：
通常，對(duì)系統(tǒng)的元件使用不同的電壓以減少系統(tǒng)的功耗。因此，需要電平轉(zhuǎn)換器來(lái)在不同電壓之間精確地傳輸信號(hào)。圖1是傳統(tǒng)電平轉(zhuǎn)換器的電路圖。參見(jiàn)圖1，傳統(tǒng)電平轉(zhuǎn)換器1包括輸入電路2、轉(zhuǎn)換電路3以及電壓生成電路4。轉(zhuǎn)換電路3包括低壓NMOS晶體管Trl5和Trl6、高壓NMOS晶體管Trl3和Trl4、 以及高壓PMOS晶體管Trll和Tr 12。電壓生成電路4所生成的偏置電壓VBl被施加到高壓 NMOS晶體管Trl3和Trl4的柵極。在圖1所示的電平轉(zhuǎn)換器中，在相同的轉(zhuǎn)換電路配置中改善了偏置電壓的性能。也就是說(shuō)，第二驅(qū)動(dòng)電壓VD2沒(méi)有對(duì)所生成的偏置電壓VBl造成影響，從而轉(zhuǎn)換電路的工作速度沒(méi)有降低。由于第二驅(qū)動(dòng)電壓VD2對(duì)改善的偏置電壓VBl沒(méi)有影響，故第一節(jié)點(diǎn)m和第二節(jié)點(diǎn)N2處的電壓在轉(zhuǎn)換電路中保持恒定。因此，第二驅(qū)動(dòng)電壓VD2的變化對(duì)低壓NMOS晶體管Trl5和Trl6的工作特性沒(méi)有影響，從而轉(zhuǎn)換電路的快速工作得以維持。在這種情況下，存在低壓NMOS晶體管Trl5和Trl6必須在低工作電壓下使用的局限。根據(jù)電平轉(zhuǎn)換器的特性，第二驅(qū)動(dòng)電壓VD2具有比第一驅(qū)動(dòng)電壓VDl更高的電勢(shì)。因此，高壓NMOS晶體管Tr 13和Tr 14被增加，以使用由第一驅(qū)動(dòng)電壓VDl操作的低壓NMOS晶體管Tr 15和Tr 16。低壓NMOS晶體管Trl5和Trl6的漏極電壓是通過(guò)從偏置電壓VBl分別減去高壓 NMOS晶體管Trl3和Trl4的柵極-源極電壓VGS而獲得的值。因此，電壓生成電路4生成并提供了適用于低壓NMOS晶體管Trl5和Trl6的正常工作的電壓VB1。在這種情況下，NMOS晶體管Trl3和Trl4的漏極電壓大致變成重復(fù)第二驅(qū)動(dòng)電壓VD2和OV (S卩，GND)的切換電壓。為了這個(gè)目的，必須使用高壓NMOS晶體管，以使轉(zhuǎn)換電路在為高電壓的第二驅(qū)動(dòng)電壓下正常工作。同樣地，配置適于電路的工作電壓的元件，從而獲得期望的電平轉(zhuǎn)換信號(hào)。高壓PMOS晶體管Trll和Tr 12的漏極分別連接至高壓NMOS晶體管Tr 13和Tr 14 的漏極。因此，當(dāng)高壓PMOS晶體管Trll (Trl2)彼此鎖存連接時(shí)，必須使用高壓元件以使輸出信號(hào)僅對(duì)被輸入信號(hào)的轉(zhuǎn)換起反應(yīng)。通過(guò)這種配置，有可能獲得穩(wěn)定的邏輯轉(zhuǎn)換操作。在傳統(tǒng)電平轉(zhuǎn)換器中，使用NMOS晶體管Trl5和Trl6來(lái)獲得快速的工作特性。然而，必須增加高壓NMOS晶體管作為低壓和高壓隔離元件，從而使用低壓NMOS晶體管Trl5和Trl6。因此，高壓元件的影響依然存在，并且通過(guò)低壓NMOS晶體管Trl5和Trl6與高壓 NMOS晶體管Trl3和Trl4之間的相互作用來(lái)確定輸入側(cè)的工作特性。如傳統(tǒng)電平轉(zhuǎn)換器的工作中所描述，由于高壓NMOS晶體管Trl3和Trl4的使用， 必須使用高壓PMOS晶體管Trll和Trl2作為執(zhí)行鎖存器的操作的元件。因此，處于負(fù)載側(cè)的鎖存器的工作特性受到高壓元件的影響。電平被轉(zhuǎn)換的輸出信號(hào)大致執(zhí)行第二驅(qū)動(dòng)電壓VD2與接地電壓GND之間的轉(zhuǎn)換。 然而，用于處理電平被轉(zhuǎn)換的輸出信號(hào)的電路必須被配置為高壓元件。因此，增加了高壓元件的尺寸，并降低了高壓元件的工作速度。

發(fā)明內(nèi)容
因此，本發(fā)明致力于解決現(xiàn)有技術(shù)中所出現(xiàn)的問(wèn)題，并且本發(fā)明的目的是提供一種電平轉(zhuǎn)換電路，其能夠通過(guò)允許轉(zhuǎn)換電路和柵極驅(qū)動(dòng)器工作在低電壓下來(lái)減少系統(tǒng)的整體工作電壓并實(shí)現(xiàn)快速的工作速度。為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個(gè)方面，提供了一種電平轉(zhuǎn)換電路，包括輸入電路210，被配置為接收輸入信號(hào)Vini并輸出同相輸入信號(hào)Vin和反相輸入信號(hào)Vinb，輸入信號(hào)Vini的電壓電平位于接地電壓GND與第一驅(qū)動(dòng)電壓Vdi之間，同相輸入信號(hào)Vin的相位與輸入信號(hào)Vini的相位相同，反相輸入信號(hào)Vinb的相位與輸入信號(hào)Vini的相位相反；轉(zhuǎn)換電路220，被配置為接收從輸入電路輸出的同相輸入信號(hào)Vin和反相輸入信號(hào)Vinb，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)Vott，輸出信號(hào)Vott的電壓電平位于接地電壓GND與高于第一驅(qū)動(dòng)電壓Vdi的第二驅(qū)動(dòng)電壓Vd2之間；柵極驅(qū)動(dòng)器230，被配置為接收輸出信號(hào)Vtm并輸出驅(qū)動(dòng)信號(hào)Ve ；以及輸出切換裝置240，被配置為接收從柵極驅(qū)動(dòng)器230輸出的驅(qū)動(dòng)信號(hào)Ve并輸出切換電壓Vsw。轉(zhuǎn)換電路220可包括第一 NMOS晶體管匪1，具有連接至接地電壓GND的源極端和施加有同相輸入信號(hào)Vin的柵極端；第二 NMOS晶體管匪2，具有連接至接地電壓GND的源極端和施加有反相輸入信號(hào)Vinb的柵極端；第一齊納二極管ZDl，具有連接至第一 NMOS晶體管匪1的漏極端的第一端和連接到第二驅(qū)動(dòng)電壓Vd2的第二端；第二齊納二極管ZD2，具有連接至第二 NMOS晶體管匪2的漏極端的第一端和連接至第二驅(qū)動(dòng)電壓Vd2的第二端；第一 PMOS晶體管PM1，具有連接至第一 NMOS晶體管匪1的漏極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第二 NMOS晶體管匪2的漏極端的柵極端；以及第二 PMOS晶體管PM2，具有連接至第二 NMOS晶體管匪2的漏極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第一 PMOS晶體管PMl的漏極端的柵極端。轉(zhuǎn)換電路220可包括第一 NMOS晶體管匪1，具有連接至接地電壓GND的源極端和施加有同相輸入信號(hào)Vin的柵極端；第二 NMOS晶體管匪2，具有連接至接地電壓GND的源極端和施加有反相輸入信號(hào)Vinb的柵極端；第三PMOS晶體管PM3，具有連接至第一 NMOS晶體管匪1的漏極端的漏極端和施加有切換電壓Vsw的柵極端；第四PMOS晶體管PM4，具有連接至第二 NM0s晶體管匪2的漏極端的漏極端和施加有切換電壓Vsw的柵極端；第一 PMOS晶體管PMl，具有連接至第三PMOS晶體管PM3的源極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第四PMOS晶體管PM4的源極端的柵極端；以及第二 PMOS晶體管PM2， 具有共同連接至第四PMOS晶體管PM4的源極端和輸出信號(hào)Vtm的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第一 PMOS晶體管PMl的漏極端的柵極端。輸入電路210可包括第一反相器，被驅(qū)動(dòng)于第一驅(qū)動(dòng)電壓Vdi與接地電壓GND之間，以將使輸入信號(hào)Vini反相而獲得的反相輸入信號(hào)Vinb輸出；以及第二反相器，被驅(qū)動(dòng)于第一驅(qū)動(dòng)電壓Vdi與接地電壓GND之間，以將使反相輸入信號(hào)Vinb反相而獲得的同相輸入信號(hào)Vin輸出。柵極驅(qū)動(dòng)器230可包括第三反相器231，被驅(qū)動(dòng)于第二驅(qū)動(dòng)電壓Vd2與切換電壓 Vsw之間，以將使輸出信號(hào)Vqut反相而獲得的輸出信號(hào)輸出；以及第四反相器232，被驅(qū)動(dòng)于第二驅(qū)動(dòng)電壓Vd2與切換電壓Vsw之間，以將使反相輸出信號(hào)Vott反相而獲得的驅(qū)動(dòng)信號(hào)Ve 輸出。輸出切換裝置240可具有連接至切換電壓Vsw的源極端、連接至第三驅(qū)動(dòng)電壓Vd3 的漏極端、以及施加有驅(qū)動(dòng)信號(hào)\的柵極端。轉(zhuǎn)換電路220的輸出信號(hào)Vqut可包括第一輸出信號(hào)Vquti，從第一 NMOS晶體管匪1 的漏極端與第一齊納二極管ZDl的第一端的公共端輸出；以及第二輸出信號(hào)VOTT2，從第二 NMOS晶體管匪2的漏極端與第二齊納二極管ZD2的第一端的公共端輸出。柵極驅(qū)動(dòng)器230可接收第一輸出信號(hào)Vquti和第二輸出信號(hào)Vqut2并輸出驅(qū)動(dòng)信號(hào) VG。轉(zhuǎn)換電路220的輸出信號(hào)Vqut可包括第一輸出信號(hào)Vquti，從第一 PMOS晶體管PMl 的漏極端與第三PMOS晶體管PM3的源極端的公共端輸出；以及第二輸出信號(hào)Vqut2，從第二 PMOS晶體管PM2的漏極端與第四PMOS晶體管PM4的源極端的公共端輸出。柵極驅(qū)動(dòng)器230可接收第一輸出信號(hào)Votti和第二輸出信號(hào)Vot2并輸出驅(qū)動(dòng)信號(hào) \。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種電平轉(zhuǎn)換電路，其具有轉(zhuǎn)換電路，該轉(zhuǎn)換電路用于接收電壓電平位于接地電壓GND與第一驅(qū)動(dòng)電壓Vdi之間的同相輸入信號(hào)Vin和反相輸入信號(hào)VINB，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)VOT，輸出信號(hào)Vott的電壓電平位于接地電壓GND與高于第一驅(qū)動(dòng)電壓Vdi的第二驅(qū)動(dòng)電壓Vd2之間，其中轉(zhuǎn)換電路包括第一 NMOS 晶體管匪1，具有連接至接地電壓GND的源極端和施加有同相輸入信號(hào)Vin的柵極端；第二 NMOS晶體管匪2，具有連接至接地電壓GND的源極端和施加有反相輸入信號(hào)Vinb的柵極端； 第一齊納二極管ZD1，具有連接至第一 NMOS晶體管匪1的漏極端的第一端和連接至第二驅(qū)動(dòng)電壓Vd2的第二端；第二齊納二極管ZD2，具有連接至第二 NMOS晶體管匪2的漏極端的第一端和連接至第二驅(qū)動(dòng)電壓Vd2的第二端；第一 PMOS晶體管PM1，具有連接至第一 NMOS晶體管匪1的漏極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第二 NMOS晶體管匪2的漏極端的柵極端；以及第二 PMOS晶體管PM2，具有連接至第二 NMOS晶體管匪2的漏極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第一 PMOS晶體管PMl的漏極端的柵極端。根據(jù)本發(fā)明的又一個(gè)方面，提供了一種電平轉(zhuǎn)換電路，其具有轉(zhuǎn)換電路，該轉(zhuǎn)換電路用于接收電壓電平位于接地電壓GND與第一驅(qū)動(dòng)電壓Vdi之間的同相輸入信號(hào)Vin和反相輸入信號(hào)VINB，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)VOT，輸出信號(hào)Vott的電壓電平位于接地電壓GND與高于第一驅(qū)動(dòng)電壓Vdi的第二驅(qū)動(dòng)電壓Vd2之間，其中轉(zhuǎn)換電路包括第一 NMOS 晶體管匪1，具有連接至接地電壓GND的源極端和施加有同相輸入信號(hào)Vin的柵極端；第二NMOS晶體管NM2，具有連接至接地電壓GND的源極端和施加有反相輸入信號(hào)Vinb的柵極端； 第三PMOS晶體管PM3，具有連接至第一 NMOS晶體管匪1的漏極端的漏極端和施加有切換電壓Vsw的柵極端；第四PMOS晶體管PM4，具有連接至第二 NMOS晶體管匪2的漏極端的漏極端和施加有切換電壓Vsw的柵極端；第一 PMOS晶體管PMl，具有連接至第三PMOS晶體管PM3 的源極端的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第四PMOS晶體管PM4的源極端的柵極端；以及第二 PMOS晶體管PM2，具有共同連接至第四PMOS晶體管PM4的源極端和輸出信號(hào)Vott的漏極端、連接至第二驅(qū)動(dòng)電壓Vd2的源極端、以及連接至第一 PMOS晶體管PMl的漏極端的柵極端。


在閱讀了結(jié)合附圖的下面的詳細(xì)描述之后，本發(fā)明的上述目的、以及其他特性和優(yōu)點(diǎn)將變得顯而易見(jiàn)，其中圖1是傳統(tǒng)電平轉(zhuǎn)換器的電路圖；圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的電平轉(zhuǎn)換電路的方框圖；圖3是示出圖2所示的電平轉(zhuǎn)換電路的具體配置的電路圖；圖4是示出圖3所示的電平轉(zhuǎn)換電路中的柵極驅(qū)動(dòng)器的特性的電路圖；圖5是根據(jù)本發(fā)明的另一個(gè)實(shí)施方式的電平轉(zhuǎn)換電路的方框圖；圖6是示出圖5所示的電平轉(zhuǎn)換電路的具體配置的電路圖；圖7是示出在圖2所示的電平轉(zhuǎn)換電路中轉(zhuǎn)換電路被配置為輸出兩個(gè)輸出信號(hào)的狀態(tài)的方框圖；以及圖8是示出在圖5所示的電平轉(zhuǎn)換電路中轉(zhuǎn)換電路被配置為輸出兩個(gè)輸出信號(hào)的狀態(tài)的方框圖。
具體實(shí)施例方式現(xiàn)將更詳細(xì)地參照本發(fā)明的優(yōu)選實(shí)施方式，其實(shí)施例在附圖中示出。無(wú)論在什么情況下，在整個(gè)附圖和說(shuō)明書(shū)中都將使用相同的參考標(biāo)號(hào)來(lái)指代相同或相似的部件。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施方式的電平轉(zhuǎn)換電路的方框圖。圖3是示出圖2所示的電平轉(zhuǎn)換電路的具體配置的電路圖。參見(jiàn)圖2和3，電平轉(zhuǎn)換電路200包括輸入電路210、轉(zhuǎn)換電路220、柵極驅(qū)動(dòng)器230 以及輸出切換裝置240。輸入電路210接收輸入信號(hào)Vini并輸出同相輸入信號(hào)Vin和反相輸入信號(hào)Vinb，輸入信號(hào)Vini的電壓電平位于接地電壓GND與第一驅(qū)動(dòng)電壓Vdi之間，同相輸入信號(hào)Vin的相位與輸入信號(hào)Vini的相位相同，反相輸入信號(hào)Vinb的相位與輸入信號(hào)Vin的相位相反。也就是說(shuō)，輸入電路210接收低壓信號(hào)并將所接收的低壓信號(hào)傳輸至轉(zhuǎn)換電路 220。輸入電路210被驅(qū)動(dòng)于第一驅(qū)動(dòng)電壓Vdi和接地電壓GND之間，并具有彼此串聯(lián)的第一反相器211和第二反相器212。第一反相器211接收輸入信號(hào)Vini并使所接收的輸入信號(hào)反相。隨后，第一反相器211輸出相位與輸入信號(hào)Vini的相位相反的反相輸入信號(hào)Vinb并將反相輸入信號(hào)Vinb傳輸至轉(zhuǎn)換電路220。第二反相器212接收第一反相器211的輸出信號(hào)并使所接收的輸出信號(hào)反相。隨后，第二反相器212輸出相位與輸入信號(hào)Vini的相位相同的同相輸入信號(hào)Vin并將同相輸入信號(hào)Vin傳輸至轉(zhuǎn)換電路220。在圖3中示出的輸入電路210是一個(gè)實(shí)施方式，并可修改為生成用于驅(qū)動(dòng)轉(zhuǎn)換電路220的信號(hào)的各種實(shí)施方式。轉(zhuǎn)換電路220接收從輸入電路210輸出的同相輸入信號(hào)Vin和反相輸入信號(hào)VINB， 并將它們轉(zhuǎn)換成輸出信號(hào)Vott，輸出信號(hào)Vott的電壓電平位于接地電壓GND與高于第一驅(qū)動(dòng)電壓Vdi的第二驅(qū)動(dòng)電壓Vd2之間。也就是說(shuō)，轉(zhuǎn)換電路220將從輸入電路210傳輸?shù)牡蛪盒盘?hào)轉(zhuǎn)換為高壓信號(hào)。轉(zhuǎn)換電路220包括第一齊納二極管ZD1、第二齊納二極管ZD2、高壓第一 NMOS晶體管匪1、高壓第二 NMOS晶體管匪2、低壓第一 PMOS晶體管PMl以及低壓第二 PMOS晶體管 PM2。第一 NMOS晶體管匪1的源極端連接至接地電壓GND，同相輸入信號(hào)Vin被施加至第一 NMOS晶體管匪1的柵極端。第二 NMOS晶體管匪2的源極端連接至接地電壓GND，反相輸入信號(hào)Vinb被施加至第二 NMOS晶體管匪2的柵極端。第一齊納二極管ZDl的第一端連接至第一 NMOS晶體管匪1的漏極端，第一齊納二極管ZDl的第二端連接至第二驅(qū)動(dòng)電壓VD2。第二齊納二極管ZD2的第一端連接至第二NMOS 晶體管匪2的漏極端，第二齊納二極管ZD2的第二端連接至第二驅(qū)動(dòng)電壓VD2。 第一 PMOS晶體管PMl的漏極端連接至第一 NMOS晶體管匪1的漏極端，第一 PMOS 晶體管PMl的源極端連接至第二驅(qū)動(dòng)電壓VD2。第一 PMOS晶體管PMl的柵極端連接至第二 NMOS晶體管匪2的漏極端。第二 PMOS晶體管PM2的漏極端連接至第二 NMOS晶體管匪2的漏極端，第二 PMOS 晶體管PM2的源極端連接至第二驅(qū)動(dòng)電壓VD2。第二 PMOS晶體管PM2的柵極端連接至第一 PMOS晶體管PMl的漏極端。第一匪OS晶體管匪1和第二匪OS晶體管匪2中的每一個(gè)響應(yīng)于輸入電路210中所生成的兩個(gè)信號(hào)VIN/VINB執(zhí)行開(kāi)-關(guān)切換操作。在這種情況下，第一 NMOS晶體管匪1和第二NMOS晶體管匪2中的每一個(gè)的漏極端處的工作電壓變?yōu)閺牡诙?qū)動(dòng)電壓Vd2到下降電壓(Vf = Vd2-Vbd)的范圍，下降電壓(Vf = Vd2-Vbd)通過(guò)從第二驅(qū)動(dòng)電壓Vd2中減去第一齊納二極管ZDl和第二齊納二極管ZD2中的每一個(gè)的擊穿電壓Vbd而獲得。因此，高壓NMOS晶體管被使用，使得轉(zhuǎn)換電路220的輸入側(cè)處的第一 NMOS晶體管匪1和第二 NMOS晶體管匪2 工作在高的漏極電壓下。另一方面，構(gòu)成負(fù)載的鎖存器的第一 PMOS晶體管PMl和第二 PMOS晶體管PM2被配置為低壓元件。這是因?yàn)榈谝?NMOS晶體管匪1和第二 NMOS晶體管匪2中的每一個(gè)的漏極端連接至第一 PMOS晶體管PMl和第二 PMOS晶體管PM2中的每一個(gè)的漏極端，因而施加至第一 PMOS晶體管PMl和第二 PMOS晶體管PM2中的每一個(gè)的兩端的電壓成為第一齊納二極管ZDl和第二齊納二極管ZD2中的每一個(gè)的擊穿電壓。在這種情況下，接地電壓GND與第一 PMOS晶體管PMl和第二 PMOS晶體管PM2中的每一個(gè)的漏極端之間的電壓以及接地電壓GND與第一 PMOS晶體管PMl和第二 PMOS晶體管PM2中的每一個(gè)的源極端之間的電壓近似成為第二驅(qū)動(dòng)電壓VD2。因此，源極端和漏極端的反相擊穿電壓必須很高，這能夠通過(guò)將元件與基底隔離的隔離布局來(lái)解決。
在轉(zhuǎn)換電路220中，構(gòu)成負(fù)載的鎖存器的第一 PMOS晶體管PMl和第二 PMOS晶體管PM2工作在第二驅(qū)動(dòng)電壓Vd2到下降電壓(Vf = Vd2-Vbd)的范圍內(nèi)。也就是說(shuō)，由于轉(zhuǎn)換電路220的輸出信號(hào)被示為低壓工作電壓，故轉(zhuǎn)換電路220的后端處的柵極驅(qū)動(dòng)器230能夠被配置為低壓元件。因此，增加了輸出切換裝置的驅(qū)動(dòng)能力，并且能夠?qū)嵤┯糜诓僮骺刂频母鞣N電路。同時(shí)，將顯而易見(jiàn)的是，轉(zhuǎn)換電路220中所使用的第一齊納二極管ZDl和第二齊納二極管ZD2可通過(guò)具有防止輸入電壓升到比一個(gè)或多個(gè)特定電壓更高或者降到比一個(gè)或多個(gè)特定電壓更低的鉗位功能的各種電路來(lái)代替。柵極驅(qū)動(dòng)器230將由轉(zhuǎn)換電路220轉(zhuǎn)換的高壓驅(qū)動(dòng)信號(hào)Ve傳輸至輸出切換裝置 240。柵極驅(qū)動(dòng)器230被驅(qū)動(dòng)于第二驅(qū)動(dòng)電壓Vd2與切換電壓Vsw之間，并具有彼此串聯(lián)的第三反相器231和第四反相器232。第三反相器231使輸出信號(hào)Vqut反相并輸出被反相的輸出信號(hào)。第四反相器232 使被反相的輸出信號(hào)Vot反相并輸出驅(qū)動(dòng)信號(hào)Ve。圖3中所示的柵極驅(qū)動(dòng)器230是一個(gè)實(shí)施方式，并可修改為用于驅(qū)動(dòng)輸出切換裝置240的各種實(shí)施方式。輸出切換裝置240使用通過(guò)柵極驅(qū)動(dòng)器230傳輸?shù)母邏候?qū)動(dòng)信號(hào)Ve輸出期望的切換電壓Vsw。輸出切換裝置240由第三NMOS晶體管匪3構(gòu)成。第三NMOS晶體管匪3的漏極端連接至第三驅(qū)動(dòng)電壓Vd3，第三NMOS晶體管匪3的源極端連接至切換電壓Vsw。通過(guò)柵極驅(qū)動(dòng)器230傳輸?shù)母邏候?qū)動(dòng)信號(hào)Ve連接至第三NMOS 晶體管匪3的柵極端。因此，第三NMOS晶體管匪3的柵極端與源極端之間的電SVesi足以作為低壓驅(qū)動(dòng)電壓。在這種情況下，作為第三NMOS晶體管匪3的漏極電壓的第三驅(qū)動(dòng)電壓Vd3被優(yōu)選設(shè)定為通過(guò)從第二驅(qū)動(dòng)電壓Vd2中減去第三NMOS晶體管匪3的柵極端與源極端之間的電壓 Vgs而獲得的電壓。這是因?yàn)樵谳敵銮袚Q裝置240中使用了 NMOS晶體管而不是PMOS晶體管，從而能夠通過(guò)小尺寸使輸出驅(qū)動(dòng)能力最大化。圖4是示出圖3所示的電平轉(zhuǎn)換電路中的柵極驅(qū)動(dòng)器的特性的電路圖。參見(jiàn)圖4，由于柵極驅(qū)動(dòng)器230能夠在低電壓下工作，所以可使用低壓元件PMOl和 NMOl并執(zhí)行隔離布局以防止在OV下?lián)舸D5是根據(jù)本發(fā)明的另一個(gè)實(shí)施方式的電平轉(zhuǎn)換電路的方框圖。圖6是示出圖5 所示的電平轉(zhuǎn)換電路的具體配置的電路圖。在根據(jù)這個(gè)實(shí)施方式的圖5所示的電平轉(zhuǎn)換電路500中，輸入電路510、柵極驅(qū)動(dòng)器530以及輸出切換裝置540的配置與輸入電路210、柵極驅(qū)動(dòng)器230以及輸出切換裝置 240的配置相同，因此將省略對(duì)它們的詳細(xì)描述。將僅描述轉(zhuǎn)換電路520。參見(jiàn)圖6，根據(jù)這個(gè)實(shí)施方式的電平轉(zhuǎn)換電路的轉(zhuǎn)換電路520包括第一 NMOS晶體管NM1、第二匪OS晶體管NM2、第三PMOS晶體管PM3、第四PMOS晶體管PM4、第一 PMOS晶體管PMl以及第二 PMOS晶體管PM2。第一 NMOS晶體管匪1的源極端連接至接地電壓GND，同相輸入信號(hào)被施加至第一 NMOS晶體管匪1的柵極端。第二 NMOS晶體管匪2的源極端連接至接地電壓GND，反相輸入信號(hào)Vinb被施加至第二 NMOS晶體管匪2的柵極端。第三PMOS晶體管PM3的漏極端連接至第一 NMOS晶體管匪1的漏極端，切換電壓 Vsff被施加至第三PMOS晶體管PM3的柵極端。第四PMOS晶體管PM4的漏極端連接至第二 NMOS晶體管匪2的漏極端，切換電壓Vsw被施加至第四PMOS晶體管PM4的柵極端。第一 PMOS晶體管PMl的漏極端連接至第三PMOS晶體管PM3的源極端，第一 PMOS 晶體管PMl的源極端連接至第二驅(qū)動(dòng)電壓VD2。第一 PMOS晶體管PMl的柵極端連接至第四 PMOS晶體管PM4的源極端。第二 PMOS晶體管PM2的漏極端共同連接至第四PMOS晶體管PM4的源極端和輸出信號(hào)VQUT，第二 PMOS晶體管PM2的源極端連接至第二驅(qū)動(dòng)電壓VD2。第二 PMOS晶體管PM2 的柵極端連接至第一 PMOS晶體管PMl的漏極端。不同于圖2所示的轉(zhuǎn)換電路，在根據(jù)這個(gè)實(shí)施方式的轉(zhuǎn)換電路520中，第一齊納二極管ZDl和第二齊納二極管ZD2被移除，高壓第三PMOS晶體管PM3和第四PMOS晶體管PM4 被用作低壓和高壓隔離元件。第三PMOS晶體管PM3和第四PMOS晶體管PM4中的每一個(gè)的漏極電壓成為上升電壓(V, = VSff+VGS2)，該上升電壓通過(guò)使切換電壓Vsw加上第三PMOS晶體管PM3和第四PMOS 晶體管PM4中的每一個(gè)的柵極端與源極端之間的電壓Ves2而獲得。因此，在負(fù)載的鎖存器中使用的第一 PMOS晶體管PMl和第二 PMOS晶體管PM2可用作低壓元件。同時(shí)，轉(zhuǎn)換電路520的后端處的柵極驅(qū)動(dòng)器530的工作所需的電壓范圍為從第二驅(qū)動(dòng)電壓Vd2到上升電壓％ = VSff+VGS2)的范圍，圖3所示的柵極驅(qū)動(dòng)器的配置的優(yōu)勢(shì)仍能被保持。在根據(jù)這個(gè)實(shí)施方式的圖5和6所示的電平轉(zhuǎn)換電路中，即使在不使用齊納二極管的工藝中也能構(gòu)建轉(zhuǎn)換電路。圖7是示出在圖2所示的電平轉(zhuǎn)換電路中轉(zhuǎn)換電路被配置為輸出兩個(gè)輸出信號(hào)的狀態(tài)的方框圖。圖8是示出在圖5所示的電平轉(zhuǎn)換電路中轉(zhuǎn)換電路被配置為輸出兩個(gè)輸出信號(hào)的狀態(tài)的方框圖。參見(jiàn)圖7，在圖2所示的電平轉(zhuǎn)換電路中，轉(zhuǎn)換電路220的輸出信號(hào)由兩個(gè)輸出信
號(hào)組成，即，第一輸出信號(hào)Voti和第二輸出信號(hào)VOTT2。也就是說(shuō)，轉(zhuǎn)換電路220的輸出信號(hào)由第一輸出信號(hào)Votti和第二輸出信號(hào)Vott2組成，第一輸出信號(hào)Votti從第一 NMOS晶體管匪1的漏極端與第一齊納二極管ZDl的第一端的公共端輸出，第二輸出信號(hào)Vqut2從第二 NMOS晶體管匪2的漏極端與第二齊納二極管ZD2的第一端的公共端輸出。隨后，柵極驅(qū)動(dòng)器230接收第一輸出信號(hào)Vquti和第二輸出信號(hào)Vqut2，并輸出驅(qū)動(dòng)信號(hào)VG。參見(jiàn)圖8，在圖5所示的電平轉(zhuǎn)換電路中，轉(zhuǎn)換電路的輸出信號(hào)由兩個(gè)輸出信號(hào)組成，即，第一輸出信號(hào)和第二輸出信號(hào)V·。也就是說(shuō)，轉(zhuǎn)換電路520的輸出信號(hào)由第一輸出信號(hào)Vquti和第二輸出信號(hào)Vqut2組成，第一輸出信號(hào)Votti從第一 PMOS晶體管PMl的漏極端與第三PMOS晶體管PM3的源極端的公共端輸出，第二輸出信號(hào)Vott2從第二 PMOS晶體管PM2的漏極端與第四PMOS晶體管PM4的源極端的公共端輸出。隨后，柵極驅(qū)動(dòng)器530接收第一輸出信號(hào)Vquti和第二輸出信號(hào)Vqut2，并輸出驅(qū)動(dòng)信號(hào)VG。從上面的描述顯而易見(jiàn)的是，本發(fā)明提供了一種電平轉(zhuǎn)換電路，其中轉(zhuǎn)換電路能夠在非常低的電壓下工作，使得系統(tǒng)的整體工作電壓能夠被設(shè)計(jì)為較低。本發(fā)明還提供了一種電平轉(zhuǎn)換電路，其中在轉(zhuǎn)換電路的鎖存器和柵極驅(qū)動(dòng)器中使用了低壓元件，使得有能夠?qū)崿F(xiàn)非常快速的工作速度并改善了輸出切換裝置的驅(qū)動(dòng)能力。雖然出于示意性目的描述了本發(fā)明的優(yōu)選實(shí)施方式，但本領(lǐng)域技術(shù)人員應(yīng)該理解，在不背離如所附權(quán)利要求中公開(kāi)的本發(fā)明的范圍和精神的情況下，可以進(jìn)行各種修改、 增加和替換。
權(quán)利要求
1.一種電平轉(zhuǎn)換電路，包括輸入電路010)，被配置為接收輸入信號(hào)(Vini)并輸出同相輸入信號(hào)(Vin)和反相輸入信號(hào)(Vinb)，所述輸入信號(hào)(Vini)的電壓電平位于接地電壓(GND)與第一驅(qū)動(dòng)電壓(Vdi)之間，所述同相輸入信號(hào)(Vin)的相位與所述輸入信號(hào)(Vini)的相位相同，所述反相輸入信號(hào) (Vinb)的相位與所述輸入信號(hào)(Vini)的相位相反；轉(zhuǎn)換電路020)，被配置為接收從所述輸入電路輸出的所述同相輸入信號(hào)(Vin)和所述反相輸入信號(hào)(Vinb)，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)(Vtm)，所述輸出信號(hào)(Vott)的電壓電平位于接地電壓(GND)與高于所述第一驅(qū)動(dòng)電壓(Vdi)的第二驅(qū)動(dòng)電壓(Vd2)之間； 柵極驅(qū)動(dòng)器030)，被配置為接收所述輸出信號(hào)(Vot)并輸出驅(qū)動(dòng)信號(hào)(Ve)；以及輸出切換裝置040)，被配置為接收從所述柵極驅(qū)動(dòng)器(230)輸出的所述驅(qū)動(dòng)信號(hào) (Vg)并輸出切換電壓(Vsw)。
2.如權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中所述轉(zhuǎn)換電路(220)包括第一 NMOS晶體管(匪1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(hào)(Vin)的柵極端；第二匪OS晶體管(匪2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(hào)(Vinb)的柵極端；第一齊納二極管(ZDl)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的第一端和連接至所述第二驅(qū)動(dòng)電壓(Vd2)的第二端；第二齊納二極管(ZD2)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的第一端和連接至所述第二驅(qū)動(dòng)電壓(Vd2)的第二端；第一 PMOS晶體管(PMl)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第二 NMOS晶體管(匪2)的漏極端的柵極端；以及第二 PMOS晶體管(PM2)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第一 PMOS晶體管(PMl)的漏極端的柵極端。
3.如權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中所述轉(zhuǎn)換電路(220)包括第一 NMOS晶體管(匪1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(hào)(Vin)的柵極端；第二匪OS晶體管(匪2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(hào)(Vinb)的柵極端；第三PMOS晶體管(PM3)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的漏極端和施加有所述切換電壓(Vsw)的柵極端；第四PMOS晶體管(PM4)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的漏極端和施加有所述切換電壓(Vsw)的柵極端；第一 PMOS晶體管(PMl)，具有連接至所述第三PMOS晶體管(PM3)的源極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第四PMOS晶體管(PM4)的源極端的柵極端；以及第二 PMOS晶體管(PM2)，具有共同連接至所述第四PMOS晶體管(PM4)的源極端和所述輸出信號(hào)(Vott)的漏極端、連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第一 PMOS晶體管(PMl)的漏極端的柵極端。
4.如權(quán)利要求2或3所述的電平轉(zhuǎn)換電路，其中所述輸入電路O10)包括第一反相器，被驅(qū)動(dòng)于所述第一驅(qū)動(dòng)電壓(Vdi)與所述接地電壓(GND)之間，以將使所述輸入信號(hào)(Vini)反相而獲得的所述反相輸入信號(hào)(Vinb)輸出；以及第二反相器，被驅(qū)動(dòng)于所述第一驅(qū)動(dòng)電壓(Vdi)與所述接地電壓(GND)之間，以將使所述反相輸入信號(hào)(Vinb)反相而獲得的所述同相輸入信號(hào)(Vin)輸出。
5.如權(quán)利要求2或3所述的電平轉(zhuǎn)換電路，其中所述柵極驅(qū)動(dòng)器(230)包括第三反相器031)，被驅(qū)動(dòng)于所述第二驅(qū)動(dòng)電壓(Vd2)與所述切換電壓(Vsw)之間，以將使所述輸出信號(hào)(Vot)反相而獲得的輸出信號(hào)輸出；以及第四反相器032)，被驅(qū)動(dòng)于所述第二驅(qū)動(dòng)電壓(Vd2)與所述切換電壓(Vsw)之間，以將使所述反相輸出信號(hào)(Vqut)反相而獲得的驅(qū)動(dòng)信號(hào)(Ve)輸出。
6.如權(quán)利要求2或3所述的電平轉(zhuǎn)換電路，其中所述輸出切換裝置(MO)具有連接至所述切換電壓(Vsw)的源極端、連接至第三驅(qū)動(dòng)電壓(Vd3)的漏極端、以及施加有所述驅(qū)動(dòng)信號(hào)的柵極端。
7.如權(quán)利要求2所述的電平轉(zhuǎn)換電路，其中所述輸出信號(hào)(Vott)包括第一輸出信號(hào)(Votti)，從所述第一 NMOS晶體管(匪1)的漏極端與所述第一齊納二極管 (ZDl)的第一端的公共端輸出；以及第二輸出信號(hào)(Vott2)，從所述第二 NMOS晶體管(匪2)的漏極端與所述第二齊納二極管 (ZD2)的第一端的公共端輸出。
8.如權(quán)利要求7所述的電平轉(zhuǎn)換電路，其中所述柵極驅(qū)動(dòng)器(230)接收所述第一輸出信號(hào)(V。UT1)和所述第二輸出信號(hào)(Vqut2)并輸出所述驅(qū)動(dòng)信號(hào)(Vc)。
9.如權(quán)利要求3所述的電平轉(zhuǎn)換電路，其中所述輸出信號(hào)(Vott)包括第一輸出信號(hào)(Voti)，從所述第一 PMOS晶體管(PMl)的漏極端與所述第三PMOS晶體管(PM; )的源極端的公共端輸出；以及第二輸出信號(hào)(Vot2)，從所述第二 PMOS晶體管(PM2)的漏極端與所述第四PMOS晶體管(PM4)的源極端的公共端輸出。
10.如權(quán)利要求9所述的電平轉(zhuǎn)換電路，其中所述柵極驅(qū)動(dòng)器(230)接收所述第一輸出信號(hào)(V。UT1)和所述第二輸出信號(hào)(Vqut2)并輸出所述驅(qū)動(dòng)信號(hào)(Vc)。
11.一種電平轉(zhuǎn)換電路，具有轉(zhuǎn)換電路，所述轉(zhuǎn)換電路用于接收電壓電平位于接地電壓 (GND)與第一驅(qū)動(dòng)電壓(Vdi)之間的同相輸入信號(hào)(Vin)和反相輸入信號(hào)(Vinb)，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)(Vott)，所述輸出信號(hào)(Vott)的電壓電平位于所述接地電壓(GND)與高于所述第一驅(qū)動(dòng)電壓(Vdi)的第二驅(qū)動(dòng)電壓(Vd2)之間，其中所述轉(zhuǎn)換電路包括第一匪OS晶體管(匪1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(hào)(Vin)的柵極端；第二匪OS晶體管(匪2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(hào)(Vinb)的柵極端；第一齊納二極管(ZDl)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的第一端和連接至所述第二驅(qū)動(dòng)電壓(Vd2)的第二端；第二齊納二極管(ZD2)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的第一端和連接至所述第二驅(qū)動(dòng)電壓(Vd2)的第二端；第一 PMOS晶體管(PMl)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第二 NMOS晶體管(匪2)的漏極端的柵極端；以及第二 PMOS晶體管(PM2)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第一 PMOS晶體管(PMl)的漏極端的柵極端。
12. 一種電平轉(zhuǎn)換電路，具有轉(zhuǎn)換電路，所述轉(zhuǎn)換電路用于接收電壓電平位于接地電壓 (GND)與第一驅(qū)動(dòng)電壓(Vdi)之間的同相輸入信號(hào)(Vin)和反相輸入信號(hào)(Vinb)，并將所接收的信號(hào)轉(zhuǎn)換成輸出信號(hào)(Vott)，所述輸出信號(hào)(Vott)的電壓電平位于所述接地電壓(GND)與高于所述第一驅(qū)動(dòng)電壓(Vdi)的第二驅(qū)動(dòng)電壓(Vd2)之間，其中所述轉(zhuǎn)換電路包括第一匪OS晶體管(匪1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(hào)(Vin)的柵極端；第二匪OS晶體管(匪2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(hào)(Vinb)的柵極端；第三PMOS晶體管(PM3)，具有連接至所述第一 NMOS晶體管(匪1)的漏極端的漏極端和施加有所述切換電壓(Vsw)的柵極端；第四PMOS晶體管(PM4)，具有連接至所述第二 NMOS晶體管(匪2)的漏極端的漏極端和施加有所述切換電壓(Vsw)的柵極端；第一 PMOS晶體管(PMl)，具有連接至所述第三PMOS晶體管(PM3)的源極端的漏極端、 連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第四PMOS晶體管(PM4)的源極端的柵極端；以及第二 PMOS晶體管(PM2)，具有共同連接至所述第四PMOS晶體管(PM4)的源極端和所述輸出信號(hào)(Vott)的漏極端、連接至所述第二驅(qū)動(dòng)電壓(Vd2)的源極端、以及連接至所述第一 PMOS晶體管(PMl)的漏極端的柵極端。
全文摘要
電平轉(zhuǎn)換電路包括輸入單元、轉(zhuǎn)換電路、柵極驅(qū)動(dòng)器以及輸出切換裝置。輸入電路接收輸入信號(hào)VIN1并輸出同相輸入信號(hào)和反相輸入信號(hào)，輸入信號(hào)VIN1的電壓電平位于接地電壓GND與第一驅(qū)動(dòng)電壓VD1之間，同相輸入信號(hào)的相位與輸入信號(hào)的相位相同，反相輸入信號(hào)的相位與輸入信號(hào)的相位相反。轉(zhuǎn)換電路接收從輸入電路輸出的同相輸入信號(hào)和反相輸入信號(hào)，并將所接收的信號(hào)轉(zhuǎn)換為輸出信號(hào)，輸出信號(hào)的電壓電平位于接地電壓與高于第一驅(qū)動(dòng)電壓的第二驅(qū)動(dòng)電壓之間。柵極驅(qū)動(dòng)器接收輸出信號(hào)并輸出驅(qū)動(dòng)信號(hào)。輸出切換裝置接收從柵極驅(qū)動(dòng)器輸出的驅(qū)動(dòng)信號(hào)并輸出切換電壓。
文檔編號(hào)H03K19/0185GK102457265SQ201110342810
公開(kāi)日2012年5月16日 申請(qǐng)日期2011年10月25日 優(yōu)先權(quán)日2010年10月25日
發(fā)明者李秉燦, 柳童烈, 金成烈 申請(qǐng)人:Ad技術(shù)有限公司