專利名稱：一種可調非重疊時鐘發生方法及發生器的制作方法
技術領域：
本發明涉及一種非重疊時鐘發生器，具體涉及一種可調非重疊時鐘發生方法及發生器。
背景技術：
開關電容(SC)技術是CMOS超大規模集成電路中的熱點。開關電容電路不僅廣泛應用于模擬信號處理(如濾波器、開關電容DC-DC轉換器和電壓比較器等)，還滲入到混合信號模塊(如模數轉換器、Σ 調制器和采樣模擬結構)。而非重疊時鐘發生器則被用來控制電容充放電的開關，是開關電容電路的核心模塊之一。傳統的非重疊時鐘發生器設計一般采用與/或非門以及反相器鏈組成延時單元。盡管以往的研究者對非重疊時鐘發生器提出了不同的設計方法，但是其中的時鐘電路模塊大都獨立于輸入信號發生器，因此均只能算是整形電路。在這些電路中，定義非重疊時鐘對(clkl，clk2)屬性的參數，比如占空比、非重疊時間間隔Δ τ [clkl, clk2]和上升/下降時間都依賴于延遲單元的構成。一旦電路集成，這些參數將不能改變。此外，在此種傳統設計的概念范疇內，由于延遲單元數目的限制，基礎電路只限于中到高頻率的應用。有研究者提出適于低頻率應用的電路設計，但所需的晶體管數達到上百個。有的研究者意識到了振蕩器與時鐘一體化的重要性，提出運用數控振蕩器(DCO)結構來實現從振蕩信號發生到非重疊時鐘產生的全過程。但是，為了控制非重疊時鐘對的屬性，采用了 DC0、電平轉換器以及其它一些數字電路，使得電路結構變得非常復雜。

發明內容
本發明所要解決的技術問題是提供一種可調非重疊時鐘發生方法及發生器，其具有占空比可調、且頻率輸出范圍寬的特點。為解決上述問題，本發明是通過以下技術方案實現的本發明一種可調非重疊時鐘發生方法，振蕩電路產生的方波信號分別輸入到至少 2路占空比調節電路中，每1路占空比調節電路在不同占空比控制信號的作用下實現方波信號的占空比調節，由此獲得至少2路具有不同占空比的輸出信號，這些具有不同占空比的輸出信號即為非重疊時鐘信號。上述每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成；從輸入反相器輸入端輸入的方波信號在從控制反相器輸入的占空比控制信號的調節下，改變輸入反相器的翻轉點來實現輸入方波信號的占空比調節。上述時鐘方法還包括在輸入反相器的輸出端上串接2個相互形成串聯的中間反相器和輸出反相器來改善占空比調節電路輸出信號波形的步驟。上述振蕩電路主要由輸入控制電路和N級首尾相連的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門和振蕩反相器，上述N為等于或大于3的奇數；外部輸入的輸入電壓信號經輸入控制電路調整后形成互補電壓信號，該互補電壓信號的電壓大小為電源的電壓與輸入電壓信號的電壓之差。上述輸入電壓信號與互補電壓信號分別送入每 1級延時單元的傳輸門的2個控制端、讓所有的傳輸門在導通和截止狀態間轉換，并促使延時單元產生具有寬頻率可調諧范圍的方波信號。本發明一種可調非重疊時鐘發生器，包括時鐘發生器本體。該時鐘發生器本體主要由振蕩電路和至少2路占空比可調電路組成；其中2路或2路以上的占空比可調電路相互并聯，且每1路占空比可調電路的輸入端均與振蕩電路的輸出端相連；每1路占空比可調電路上各帶有一占空比調節端，不同的占空比控制信號從不同的占空比可調電路進入時鐘發生器本體中；占空比調節電路的輸出端形成時鐘發生器本體的輸出端。上述方案中，每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成；其中輸入反相器的輸入端形成振蕩電路的輸入端，控制反相器的輸入端形成占空比調節端，輸入反相器與控制反相器的輸出端相連后形成該占空比調節電路的輸出端。為了改善輸出信號的波形，上述每1路占空比調節電路還包括有2個相互形成串聯的中間反相器和輸出反相器；其中中間反相器的輸入端連接在輸入反相器和控制反相器的輸出端上，此時輸出反相器的輸出端形成該占空比調節電路的輸出端。為了獲得互補信號，上述中間反相器的輸出端上還引出一路互補信號輸出端。為了獲得寬頻率的調諧能力，上述振蕩電路主要由輸入控制電路和N級首尾相連的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門電路和振蕩反相器，上述N為等于或大于3的奇數；外部輸入的輸入電壓信號在進入時鐘發生器本體之后立即分為2路，其中1路直接接入每1級延時單元傳輸門的1個控制端，另一路經過輸入控制電路后接入每1級延時單元傳輸門的另1個控制端；最后一級延時單元的振蕩反相器的輸出端分為2路，1路作為反饋端連接至第一級延時單元的的輸入端，另1路則形成振蕩電路的輸出端。為了保證傳輸門的柵壓之和不變，上述所述輸入控制電路為由2個相同的場效應管構成；其中第一場效應管的源極與供電電源的正極相連，第二場效應管的漏極和柵極與供電電源的負極相連；第一場效應管的漏極與第二場效應管的源極連接，第一場效應管的柵極形成輸入控制電路的輸入端。與現有技術相比，本發明具有如下特點1)通過在振蕩電路的后方并聯至少2路占空比調節電路產生非重疊的時鐘信號， 讓本發明能夠集振蕩信號產生與非重疊時鐘發生于一體，從而打破了傳統的非重疊時鐘電路結構，使得該電路成為一個真正意義上的時鐘發生器；2)由于占空比調節電路的占空比控制信號能夠引出時鐘發生器的外部，這不僅可以對時鐘發生器輸出的時鐘信號的時間間隔進行靈活調節，而且能夠在簡化電路的前提下產生互補的、高電平區域非重疊的和/或低電平區域非重疊等多對非重疊時鐘；3)振蕩電路采用基于傳輸門的壓控振蕩器，由于傳輸門作為可調的等效電阻能有寬的阻值范圍即振蕩電路能夠獲得寬頻率范圍，因此本發明能夠具有多個數量級的寬頻率調諧范圍，可以廣泛應用于低頻率領域(如生物醫學信號處理)和高頻領域(如無線傳感器網絡節點探測及處理某一信號)。


圖1為一種可調非重疊時鐘發生器的原理框圖；圖2為振蕩電路的電路圖；圖3為占空比調節電路的電路圖；圖4為圖3的等效電阻模型；圖5為一種可調非重疊時鐘發生器的仿真結果；圖6為圖5的細節放大圖。
具體實施例方式參見圖1，本發明一種可調非重疊時鐘發生方法，包括方波信號產生步驟和方波信號占空比調節步驟，其振蕩電路產生的方波信號分別輸入到至少2路占空比調節電路中， 每1路占空比調節電路在不同占空比控制信號的作用下實現方波信號的占空比調節，由此獲得至少2路具有不同占空比的輸出信號，這些具有不同占空比的輸出信號即為非重疊時鐘信號。上述每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成；從輸入反相器輸入端輸入的方波信號在從控制反相器輸入的占空比控制信號的調節下，改變輸入反相器的翻轉點來實現輸入方波信號的占空比調節。為了使最終信號的波形更好，每1路占空比調節電路還含有2個相互形成串聯的中間反相器和輸出反相器，中間反相器和輸出反相器串接在上述輸入反相器的翻轉點上，以改善占空比調節電路輸出信號的波形。上述振蕩電路主要由輸入控制電路和N級首尾相連的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門和振蕩反相器，上述N為等于或大于3的奇數；外部輸入的輸入電壓信號經輸入控制電路調整后形成互補電壓信號，該互補電壓信號的電壓大小為電源的電壓與輸入電壓信號的電壓之差；上述輸入電壓信號與互補電壓信號分別送入每 1級延時單元的傳輸門的2個控制端、讓所有的傳輸門在導通和截止狀態間轉換，并促使延時單元產生具有寬頻率可調諧范圍的方波信號。本電路設計是建立在占空比可調的傳輸門結構壓控振蕩器(TG-VCO)基礎之上的。輸入信號通過輸入控制電路形成兩路信號，并同時對延時單元中的傳輸門進行控制調節。此調節主要是為了使振蕩電路的輸出信號獲得寬頻率的調諧范圍。經過N級由傳輸門和反相器組成的延時單元后，振蕩電路輸出方波信號。考慮到對該輸出信號進行電壓控制， 可改變其占空比。沿著這個思路，為了獲得兩相不重疊時鐘信號，我們提出并行電壓控制的設計方案，用兩個控制電壓通過占空比調節電路分別對TG-VCO的輸出信號進行不同占空比的調節，從而使VCO直接輸出兩相不重疊時鐘，實現了振蕩信號的產生與兩相非重疊時鐘信號的發生一體化。根據上述方法所設計的一種可調非重疊時鐘發生器，如圖1所示，其主要由振蕩電路和至少2路占空比可調電路組成；其中2路或2路以上的占空比可調電路相互并聯，且每1路占空比可調電路的輸入端均與振蕩電路的輸出端相連；每1路占空比可調電路上各帶有一占空比調節端，不同的占空比控制信號從不同的占空比可調電路進入時鐘發生器本體中；占空比調節電路的輸出端形成時鐘發生器本體的輸出端。
為了獲得寬頻率調諧能力，在本發明中，所述振蕩電路采用基于傳輸門結構的壓控振蕩器(TG-VCO)。即所述振蕩電路主要由輸入控制電路和N級首尾相連的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門電路和振蕩反相器。上述N為等于或大于3的奇數，如N= 3、7、9、11……，在本實施例中，采用3級延時單元。外部輸入的輸入電壓信號在進入時鐘發生器本體之后立即分為2路，其中1路直接接入每1級延時單元傳輸門的1個控制端，另一路經過輸入控制電路后接入每1級延時單元傳輸門的另1個控制端；最后一級延時單元的振蕩反相器的輸出端分為2路，1路作為反饋端連接至第一級延時單元的的輸入端，另1路則形成振蕩電路的輸出端。由于傳輸門由一個N溝道場效應管和一個P溝道場效應管并聯構成，且用于控制N溝道場效應管柵極和P溝道場效應管的柵極的電壓之和為Vdd。因此為了保證此柵壓之和Vdd不變，在本發明中，可用2個相同的場效應管構成輸入控制電路。其中第一場效應管的源極與供電電源的正極相連，第二場效應管的漏極和柵極與供電電源的負極相連；第一場效應管的漏極與第二場效應管的源極連接， 第一場效應管的柵極形成輸入控制電路的輸入端。參見圖2。通過調節傳輸門電路的輸入電壓控制信號來改變晶體管的工作區域，使傳輸門在導通狀態和截止狀態間進行轉換，傳輸門等效電阻、由反相器和傳輸門組成的延時單元同時發生改變，進而讓振蕩電路輸出信號的頻率得以被電壓控制，且頻率與傳輸門等效電阻間的關系如下式所示
\Gm J上式中，N為延遲單元級數，τ為每個單元的延時，Gm為反相器的跨導，Rtg為傳輸門等效電阻，Cg為寄生電容。因為Gm和Cg是器件參數，通常被認為是常數，所以振蕩頻率主要受Rtg影響?？紤]到對振蕩電路的輸出信號進行電壓控制，可改變其占空比。沿著這個思路，為了獲得兩相不重疊時鐘，本發明提出了并行電壓控制的設計方案，用兩個控制電壓分別對 TG-VCO的輸出信號進行不同占空比的調節，從而使VCO直接輸出兩相不重疊時鐘。要改變振蕩電路輸出信號的占空比，實則需要改變一個信號周期內高電平與低電平所占的比例。 當構成反相器的PMOS管和NMOS管都飽和時，其電壓傳輸特性曲線近似為垂直線段，這個區域內的理想增益為無窮大。翻轉點，也稱翻轉閾值，定義為令反相器輸入、輸出電壓相等的點。當反相器的兩個晶體管都處于飽和區域時，可通過改變反相器的翻轉點來實現高、低電平的轉換，從而改變輸出信號的占空比。用于控制TG-VCO輸出信號的占空比調節電路如圖 3所示，即每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成。 其中輸入反相器由晶體管Μ15和晶體管Μ16構成，該輸入反相器的輸入端形成振蕩電路的輸入端，TG-VCO輸出的方波信號Vin由此輸入；控制反相器由晶體管Μ17和晶體管Μ18構成，該控制反相器的輸入端形成占空比調節端，占空比控制信號Vduty由此輸入；輸入反相器與控制反相器的輸出端相連后形成該占空比調節電路的翻轉點；為了使最終信號的波形更好，在上述占空比調節電路的翻轉點后還串接有2個反相器。即每1路占空比調節電路還包括有2個相互形成串聯的中間反相器和輸出反相器；其中中間反相器由晶體管Μ19和晶體管Μ20構成，該中間反相器的輸入端連接在輸入反相器和控制反相器的輸出端上，中間反相器的輸出端為互補信號輸出端，互補輸出信號Vout’由此輸出；輸出反相器由晶體管M21和晶體管M22構成，該輸出反相器的輸入端與中間反相器的輸出端相連，輸出反相器的輸出端形成該占空比調節電路的輸出端，輸出信號Vout由此輸出。假設所有的管子工作于飽和區，輸入反相器和控制反相器的等效電阻模型如圖4 所示，節點電壓Vb可通過下式計算
權利要求
1.一種可調非重疊時鐘發生方法，其特征在于振蕩電路產生的方波信號分別輸入到至少2路占空比調節電路中，每1路占空比調節電路在不同占空比控制信號的作用下實現方波信號的占空比調節，由此獲得至少2路具有不同占空比的輸出信號，這些具有不同占空比的輸出信號即為非重疊時鐘信號。
2.根據權利要求1所述的一種可調非重疊時鐘發生方法，其特征在于每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成；從輸入反相器輸入端輸入的方波信號在從控制反相器輸入的占空比控制信號的調節下，改變輸入反相器的翻轉點來實現輸入方波信號的占空比調節。
3.根據權利要求2所述的一種可調非重疊時鐘發生方法，其特征在于還包括在輸入反相器的輸出端上串接2個相互形成串聯的中間反相器和輸出反相器來改善占空比調節電路輸出信號波形的步驟。
4.根據權利要求1 3中任意一項所述的一種可調非重疊時鐘發生方法，其特征在于 振蕩電路主要由輸入控制電路和N級首尾相連的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門和振蕩反相器，上述N為等于或大于3的奇數；外部輸入的輸入電壓信號經輸入控制電路調整后形成互補電壓信號，該互補電壓信號的電壓大小為電源的電壓與輸入電壓信號的電壓之差；上述輸入電壓信號與互補電壓信號分別送入每1級延時單元的傳輸門的2個控制端、讓所有的傳輸門在導通和截止狀態間轉換，并促使延時單元產生具有寬頻率可調諧范圍的方波信號。
5.一種可調非重疊時鐘發生器，包括時鐘發生器本體，其特征在于時鐘發生器本體主要由振蕩電路和至少2路占空比可調電路組成；其中2路或2路以上的占空比可調電路相互并聯，且每1路占空比可調電路的輸入端均與振蕩電路的輸出端相連；每1路占空比可調電路上各帶有一占空比調節端，不同的占空比控制信號從不同的占空比可調電路進入時鐘發生器本體中；占空比調節電路的輸出端形成時鐘發生器本體的輸出端。
6.根據權利要求5所述的一種可調非重疊時鐘發生器，其特征在于每1路占空比調節電路均由2個相互形成并聯的輸入反相器和控制反相器構成；其中輸入反相器的輸入端形成振蕩電路的輸入端，控制反相器的輸入端形成占空比調節端，輸入反相器與控制反相器的輸出端相連后形成該占空比調節電路的輸出端。
7.根據權利要求6所述的一種可調非重疊時鐘發生器，其特征在于每1路占空比調節電路還包括有2個相互形成串聯的中間反相器和輸出反相器；其中中間反相器的輸入端連接在輸入反相器和控制反相器的輸出端上，此時輸出反相器的輸出端形成該占空比調節電路的輸出端。
8.根據權利要求7所述的一種可調非重疊時鐘發生器，其特征在于中間反相器的輸出端上還引出一路互補信號輸出端。
9.根據權利要求5 8中任意一項所述的一種可調非重疊時鐘發生器，其特征在于 所述振蕩電路主要由輸入控制電路和N級串聯的延時單元構成，其中每1級延時單元包括相互形成串聯的傳輸門電路和振蕩反相器，上述N為等于或大于3的奇數；外部輸入的輸入電壓信號在進入時鐘發生器本體之后立即分為2路，其中1路直接接入每1級延時單元傳輸門的1個控制端，另一路經過輸入控制電路后接入每1級延時單元傳輸門的另1個控制端；最后一級延時單元的振蕩反相器的輸出端分為2路，1路作為反饋端連接至第一級延時單元的的輸入端，另1路則形成振蕩電路的輸出端。
10.根據權利要求9所述的一種可調非重疊時鐘發生器，其特征在于所述輸入控制電路為由2個相同的場效應管構成；其中第一場效應管的源極與供電電源的正極相連，第二場效應管的漏極和柵極與供電電源的負極相連；第一場效應管的漏極與第二場效應管的源極連接，第一場效應管的柵極形成輸入控制電路的輸入端。
全文摘要
本發明公開一種可調非重疊時鐘發生方法及發生器，振蕩電路產生的方波信號分別輸入到至少2路占空比調節電路中，每1路占空比調節電路在不同占空比控制信號的作用下實現方波信號的占空比調節，由此獲得至少2路具有不同占空比的輸出信號，這些具有不同占空比的輸出信號即為非重疊時鐘信號。本發明具有占空比可調、且頻率輸出范圍寬的特點。
文檔編號H03K5/15GK102412811SQ201210003370
公開日2012年4月11日 申請日期2012年1月6日 優先權日2012年1月6日
發明者張學敏, 王衛東 申請人:桂林電子科技大學