專利名稱：一種低功耗多米諾三值文字運算電路的制作方法
技術領域：
本發明涉及一種三值文字運算電路，尤其是涉及一種低功耗多米諾三值文字運算電路。
背景技術：
目前，半導體工藝已經步入了深亞微米時代，在單塊芯片上集成的晶體管數目已經非常巨大，并且仍然以超越摩爾定律的速度增長。預計在2020年，集成電路的特征尺寸將達到14 nm，隨之而來的是電路功耗激增和電路結構復雜的問題，所以降低電路的功耗和簡化電路結構已經成為芯片設計首要考慮的兩個目標。在諸多實現低功耗的方法中，采用交流脈沖電源的絕熱電路改變了傳統電路的能量傳輸方式，使能量由電源一信號節點一電源循環利用，顯著提高了能量利用率，極大地降低了電路功耗，已經成為低功耗電路研究的熱點。而在簡化電路結構方面，與傳統的二值電路相比，多值電路由于能夠提高電路的信息密度，減少芯片管腳及互連線的數量，受到了國內外研究人員的重視。其中由于多米諾電路面積小、速度快，因此將多米諾電路應用于多值電路中，能夠進一步提高電路的信息密度和性能，促進多值電路的快速發展。三值文字運算(三值閾運算)、三值與運算和三值或運算等是三值代數中的基本運算，三值文字運算電路作為三值基本運算電路中的一種，是三值數字系統中常用電路之一。然而與三值與門、或門等門電路相比，三值文字運算電路的研究卻相對較少，對適用于絕熱多米諾電路的文字運算電路的研究更少。鑒此，對絕熱電路、多米諾電路及三值文字運算電路的研究具有現實意義。

發明內容
本發明所要解決的技術問題是提供一種電路功耗較低且結構簡單的低功耗多米諾三值文字運算電路。
本發明解決上述技術問題所采用的技術方案為一種低功耗多米諾三值文字運算電路，包括第一文字運算電路單元、第二文字運算單路單元和第三文字運算電路單元，所述的第一文字運算電路單元主要由第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管組成，所述的第一 PMOS管的源極和所述的第一 NMOS管的漏極并接于第一信號輸出端，所述的第一信號輸出端用于輸出邏輯值為O時的第一輸出信號，所述的第一 NMOS管的源極與所述的第二 NMOS管的漏極連接，所述的第二 PMOS管的源極與所述的第三PMOS管的漏極連接，所述的第三PMOS管的源極與所述的第三NMOS管的漏極并接于第一互補信號輸出端，所述的第一互補信號輸出端用于輸出邏輯值為O時的第一互補輸出信號，所述的第一 NMOS管的柵極連接信號輸入端，所述的第三PMOS管的柵極連接所述的第一信號輸出端，所述的第一 PMOS管的柵極、所述的第二 NMOS管的柵極、所述的第二 PMOS管的漏極和所述的第三NMOS管的源極并接于鐘控時鐘信號輸入端，所述的第一 PMOS管的漏極、所述的第二 NMOS管的源極、所述的第二 PMOS管的柵極和所述的第三NMOS管的柵極、并接于功率時鐘信號輸入端，所述的第二文字運算電路單元由第四PMOS管、第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管組成，所述的第四PMOS管的源極和所述的第四NMOS管的漏極并接于第二互補信號輸出端，所述的第二互補信號輸出端用于輸出邏輯值為2時的第二互補輸出信號，所述的第四NMOS管的源極與所述的第五NMOS管的漏極連接，所述的第五PMOS管的源極與所述的第六PMOS管的漏極連接，所述的第六PMOS管的源極與所述的第六NMOS管的漏極并接于第二信號輸出端，所述的第二信號輸出端用于輸出邏輯值為2時的第二輸出信號，所述的第四NMOS管的柵極連接所述的信號輸入端，所述的第六PMOS管的柵極連接所述的第二互補信號輸出端，所述的第四PMOS管的柵極、所述的第五NMOS管的柵極、所述的第五PMOS管的漏極和所述的第六NMOS管的源極并接于所述的鐘控時鐘信號輸入端，所述的第四PMOS管的漏極、所述的第五NMOS管的源極、所述的第五PMOS管的柵極和所述的第六NMOS管的柵極并接于所述的功率時鐘信號輸入端，所述的第三文字運算電路單元由第七NMOS管組成，所述的第七NMOS管的漏極連接所述的第一互補信號輸出端，所述的第七NMOS管的柵極連接所述的第二互補信號輸出端，所述的第七NMOS管的源極連接所述的第三信號輸出端，所述的第三信號輸出端用于輸出邏輯值為I時的第三輸出信號。所述的第一文字運算電路單元連接有第一波形轉換電路，所述的第二文字運算電路單元連接有第二波形轉換電路，所述的第三文字運算電路單元連接有第三波形轉換電路，所述的第一波形轉換電路主要由第八NMOS管和第九NMOS管組成，所述的第八NMOS管的漏極與所述的第一信號輸出端連接，所述的第八NMOS管的源極與所述的第九NMOS管的柵極連接，所述的第八NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第九NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第九NMOS管的漏極為第一波形轉換信號輸出端，所述的第二波形轉換電路主要由第十NMOS管和第十一 NMOS管組成，所述的第十NMOS管的漏極與所述的第二信號輸出端連接，所述的第十NMOS管的源極與所述的第十一NMOS管的柵極連接，所述的第十NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第十一 NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第十一 NMOS管的漏極為第二波形轉換信號輸出端，所述的第三波形轉換電路主要由第十二 NMOS管和第十三NMOS管組成，所述的第十二 NMOS管的漏極與所述的第三信號輸出端連接，所述的第十二 NMOS管的源極與所述的第十三NMOS管的柵極連接，所述的第十二 NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第十三NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第十三NMOS管的漏極為第三波形轉換信號輸出端。與現有技術相比，本發明的優點在于將絕熱電路和多米諾電路融入三值文字運算電路中，通過絕熱電路使電路的能量由電源一信號節點一電源進行轉化，能夠有效的降低電路的功耗，使電路功耗較低，通過多米諾電路與多值電路的結合使電路具有較小的面積，進一步提高電路的信息密度，減少芯片管腳及互連線的數量，使電路具有簡單的結構；
當在電路的三個信號輸出端分別增加一個波形轉換電路來對各輸出信號進行波形優化，使電路輸出適用于絕熱電路的緩變梯形波信號，該緩變梯形波信號與時鐘相位誤差極小，基本與時鐘信號同步，可以有效降低后級絕熱多米諾電路在充放電時因信號與時鐘的相位差而產生的額外功耗，為多值絕熱多米諾復雜電路的設計奠定了基礎。


圖I為本發明實施例一的電路結構 圖2為開關一信號代數系統的結構 示意 圖3為多米諾電路的結構示意 圖4為絕熱多米諾電路的結構示意 圖5為本發明的時鐘波形 圖6為本發明實施例二的第一波形轉換電路、第二波形轉換電路和第三波形轉換電路的電路結構 圖7為本發明實施例二中低功耗多米諾三值文字運算電路的電路仿真波形 圖8為本發明實施例二中低功耗多米諾三值文字運算電路與常規多米諾三值文字運算電路的瞬態能耗比較圖。
具體實施例方式以下結合附圖實施例對本發明作進一步詳細描述。實施例一如圖I所示，一種低功耗多米諾三值文字運算電路，包括第一文字運算電路單元I、第二文字運算單路單元2和第三文字運算電路單元3，第一文字運算電路單元I主要由第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第一 NMOS管NI、第二 NMOS管N2和第三匪OS管N3組成，第一 PMOS管Pl的源極和第一 NMOS管NI的漏極并接于第一信號輸出端，第一信號輸出端用于輸出邏輯值為O時的第一輸出信號V1，第一 NMOS管NI的源極與第二 NMOS管N2的漏極連接，第二 PMOS管P2的源極與第三PMOS管P3的漏極連接，第三PMOS管P3的源極與第三NMOS管N3的漏極并接于第一互補信號輸出端，第一互補信號輸出端用于輸出邏輯值為O時的第一互補輸出信號
V,第一 NMOS管NI的柵極連接信號輸入端，信號輸入端接入三值輸入信號A χ€{βΛ2| ,第三PMOS管Ρ3的柵極連接第一信號輸出端，第一 PMOS管Pl的柵極、第二 NMOS管Ν2的柵極、第二 PMOS管Ρ2的漏極和第三NMOS管Ν3的源極并接于鐘控時鐘信號輸入端，鐘控時鐘信號輸入端接入鐘控時鐘信號elk,第一 PMOS管Pl的漏極、第二 NMOS管N2的源極、第二PMOS管P2的柵極和第三NMOS管N3的柵極并接于功率時鐘信號輸入端，功率時鐘信號輸入端接入功率時鐘信號輸入端第二文字運算電路單元2由第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6組成，第四PMOS管P4的源極和第四NMOS管N4的漏極并接于第二互補信號輸出端，第二互補信號輸出端用于輸出邏輯值為2時的第二互補輸出信號,第四NMOS管N4的源極與第五NMOS管N5的漏極連接，第五PMOS管P5的源極與第六PMOS管P6的漏極連接，第六PMOS管P6的源極與第六NMOS管N6的漏極并接于第二信號輸出端,第二信號輸出端用于輸出邏輯值為2時的第二輸出信號 第四NMOS管Ν4的柵極連接信號輸入端，第六PMOS管Ρ6的柵極連接第二互補信號輸出端，第四PMOS管Ρ4的柵極、第五NMOS管Ν5的柵極、第五PMOS管Ρ5的漏極和第六NMOS管Ν6的源極并接于鐘控時鐘信號輸入端，第四PMOS管Ρ4的漏極、第五NMOS管Ν5的源極、第五PMOS管Ρ5的柵極和第六NMOS管Ν6的柵極并接于功率時鐘信號輸入端，第三文字運算電路單元3由第七NMOS管Ν7組成，第七NMOS管Ν7的漏極連接第一互補信號輸出端，第七NMOS管N7的柵極連接第二互補信號輸出端，第七NMOS管N7的源極連接第三信號輸出端，第三信號輸出端用于輸出邏輯值為I時的第三輸出信號V1。
本實施例中的低功耗多米諾三值文字運算電路的設計原理及設計過程如下所述在二值電路的設計中主要以布爾代數為基礎，因此在多值電路的設計中也曾經普遍認為主要是以格代數系統為數學基礎。用布爾邏輯表示的函數一般用門電路實現，然而多值門電路的復雜度比二值門電路高得多，所以多值電路的門級設計并不是最簡單有效的設計方法。布爾代數只是用來單純描寫信號的代數系統，在該類系統中的變量只描寫信號的取值，運算只描寫對信號的門級處理，忽略了開關的存在，開關一信號理論將開關變量引入，用來表示晶體管的開關狀態，建立了與之對應的開關代數和信號代數，為多值電路的設計提供了可靠的理論。在開關代數中，開關變量〃，β的取值Γ和/^分別表示晶體管的導通和關斷，有與(·)、或(+ )、非(_ )三種基本運算；在信號代數中，信號變量1_7的取值為Ο,Ι^-^-Ι，用來表示多值電路的 《 種電壓信號，有取小 (η )、取大(U )及文字運算M等基本運算。開關代數與信號代數并不是相互獨立的，它們之間的關系如圖2所示，聯結運算I用來描寫信號控制元件開關狀態的物理過程，聯結運算II描寫元件的開關狀態控制信號的傳輸與形成的物理過程。其中，聯結運算I主要有高閾比較運算和低閾比較運算
_ \T X>t
高閾比較運算r, ^(I)
[I* x<￡
低閾比較運算f = t X' ^O
[F x>￡
聯結運算II主要有傳輸運算和并運算
Γ5 a=T
傳輸運兌Θ
fSL *OL (cl =τ)
并運算
式(3)中S為傳輸源，f為高阻狀態，*為傳輸運算；式(4)中兄和分別表示兩個不同的傳輸源，傳輸運算優先級高于并運算“#”，且為防止短路電流的出現，當兄古S2時不允許C1, O" 2同時為T (導通)。多米諾電路由于具有面積小、速度快的優點，廣泛應用于系統關鍵路徑的設計中，主要分為P型多米諾電路和N型多米諾電路兩種，其結構如圖3所示。P型多米諾電路的工作過程為'clk=\時，NMOS管M1導通，PMOS管M2截止，動態輸出節點out被預放電至低電平'Clk=Q時，NMOS管M1截止，PMOS管M2導通，P邏輯電路根據輸入信號判斷是否導通，若P邏輯電路導通，動態輸出節點out就被充電至電源電壓KDD，若P邏輯電路不導通，則保持不變。N型多米諾電路的工作過程為:clk=Q時，PMOS管M3導通，NMOS管M4截止，動態輸出節點out被預充至電源電壓Kdd 'clk=\時，PMOS管M3截止，NMOS管M4導通，N邏輯電路根據輸入信號判斷是否導通，若N邏輯電路導通，動態輸出節點ο 就被放電至低電平，若N邏輯電路不導通，則保持不變。P型多米諾電路的輸入信號為低電平有效，輸出信號為高電平有效，而N型多米諾電路恰好相反。因此，可將兩種類型的電路交替級聯，不僅容易設計，而且可以減少反相器的使用頻率，從而降低電路的功耗。根據絕熱電路設計原理，用功率時鐘取代常規多米諾電路的直流電源，電路便成為可以進行能量回收的絕熱多米諾電路，其電路及時鐘波形分別如圖4和圖5所示。由于NMOS管比PMOS管充放電速度快，因此N型多米諾電路更能發揮多米諾電路速度快的優勢，應用更為廣泛。下面以N型絕熱多米諾電路為例，介紹絕熱多米諾電路的工作過程當Clk=Q時，PMOS管M5導通，NMOS管M6截止，/ c7左對動態輸出節點out預充電；當左=1時，PMOS管M5截止，NMOS管M6導通，N邏輯電路根據輸入信號判斷是否導通，若N邏輯電路導通，動態輸出節點上儲存的電荷就被回收到功率時鐘/^71若N邏輯電路不導通，則保持不變。絕熱多米諾電路與其他類型的絕熱電路相比，電路結構簡單、易于設計；同時，由于絕熱多米諾電路具有能量回收的特性，因此將絕熱多米諾電路與多值電路相結合能夠進一步提高電路的信息密度、降低電路的功耗，為低功耗高信息密度電路的實現提供了新的途徑。三值文字(Literal)運算，又稱為三值閾(Threshold)運算，是三值代數中的基本運算之一，其定義如式(5)所示
叫
權利要求
1.一種低功耗多米諾三值文字運算電路，其特征在于包括第一文字運算電路單元、第二文字運算單路單元和第三文字運算電路單元，所述的第一文字運算電路單元主要由第一PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管和第三NMOS管組成，所述的第一 PMOS管的源極和所述的第一 NMOS管的漏極并接于第一信號輸出端，所述的第一信號輸出端用于輸出邏輯值為0時的第一輸出信號，所述的第一 NMOS管的源極與所述的第二 NMOS管的漏極連接，所述的第二 PMOS管的源極與所述的第三PMOS管的漏極連接，所述的第三PMOS管的源極與所述的第三NMOS管的漏極并接于第一互補信號輸出端，所述的第一互補信號輸出端用于輸出邏輯值為0時的第一互補輸出信號，所述的第一 NMOS管的柵極連接信號輸入端，所述的第三PMOS管的柵極連接所述的第一信號輸出端，所述的第一 PMOS管的柵極、所述的第二 NMOS管的柵極、所述的第二 PMOS管的漏極和所述的第三NMOS管的源極并接于鐘控時鐘信號輸入端，所述的第一 PMOS管的漏極、所述的第二 NMOS管的源極、所述的第二 PMOS管的柵極和所述的第三NMOS管的柵極并接于功率時鐘信號輸入端，所述的第二文字運算電路單元由第四PMOS管、第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管組成，所述的第四PMOS管的源極和所述的第四NMOS管的漏極并接 于第二互補信號輸出端，所述的第二互補信號輸出端用于輸出邏輯值為2時的第二互補輸出信號，所述的第四NMOS管的源極與所述的第五NMOS管的漏極連接，所述的第五PMOS管的源極與所述的第六PMOS管的漏極連接，所述的第六PMOS管的源極與所述的第六NMOS管的漏極并接于第二信號輸出端，所述的第二信號輸出端用于輸出邏輯值為2時的第二輸出信號，所述的第四NMOS管的柵極連接所述的信號輸入端，所述的第六PMOS管的柵極連接所述的第二互補信號輸出端，所述的第四PMOS管的柵極、所述的第五NMOS管的柵極、所述的第五PMOS管的漏極和所述的第六NMOS管的源極并接于所述的鐘控時鐘信號輸入端，所述的第四PMOS管的漏極、所述的第五NMOS管的源極、所述的第五PMOS管的柵極和所述的第六NMOS管的柵極并接于所述的功率時鐘信號輸入端，所述的第三文字運算電路單元由第七NMOS管組成，所述的第七NMOS管的漏極連接所述的第一互補信號輸出端，所述的第七NMOS管的柵極連接所述的第二互補信號輸出端，所述的第七NMOS管的源極連接所述的第三信號輸出端，所述的第三信號輸出端用于輸出邏輯值為I時的第三輸出信號。
2.根據權利要求I所述的一種低功耗多米諾三值文字運算電路，其特征在于所述的第一文字運算電路單元連接有第一波形轉換電路，所述的第二文字運算電路單元連接有第二波形轉換電路，所述的第三文字運算電路單元連接有第三波形轉換電路，所述的第一波形轉換電路主要由第八NMOS管和第九NMOS管組成，所述的第八NMOS管的漏極與所述的第一信號輸出端連接，所述的第八NMOS管的源極與所述的第九NMOS管的柵極連接，所述的第八NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第九NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第九NMOS管的漏極為第一波形轉換信號輸出端，所述的第二波形轉換電路主要由第十NMOS管和第十一 NMOS管組成，所述的第十NMOS管的漏極與所述的第二信號輸出端連接，所述的第十NMOS管的源極與所述的第十一 NMOS管的柵極連接，所述的第十NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第十一 NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第十一 NMOS管的漏極為第二波形轉換信號輸出端，所述的第三波形轉換電路主要由第十二 NMOS管和第十三NMOS管組成，所述的第十二 NMOS管的漏極與所述的第三信號輸出端連接，所述的第十二 NMOS管的源極與所述的第十三NMOS管的柵極連接，所述的第十二 NMOS管的柵極連接所述的鐘控時鐘信號輸入端，所述的第十三NMOS管的源極連接所述的功率時鐘信號輸入端，所述的第十三N MOS管的漏極為第三波形轉換信號輸出端。
全文摘要
本發明公開了一種低功耗多米諾三值文字運算電路，包括第一文字運算電路單元、第二文字運算單路單元和第三文字運算電路單元，第一文字運算電路單元、第二文字運算單路單元和第三文字運算電路單元均通過絕熱電路、三值文字運算電路和多米諾電路來實現功能；優點是將絕熱電路和多米諾電路融入三值文字運算電路中，通過絕熱電路使電路的能量由電源→信號節點→電源進行轉化，能夠有效的降低電路的功耗，使電路功耗較低，通過多米諾電路與多值電路的結合使電路具有較小的面積，進一步提高電路的信息密度，減少芯片管腳及互連線的數量，使電路具有簡單的結構。
文檔編號H03K19/094GK102624378SQ20121004910
公開日2012年8月1日 申請日期2012年2月29日 優先權日2012年2月29日
發明者楊乾坤, 汪鵬君, 鄭雪松 申請人:寧波大學