專利名稱：信號隔離方法、裝置及芯片的制作方法
技術領域：
本發明涉及芯片設計技術領域，尤其涉及信號隔離方法、裝置及芯片。
背景技術：
在進行芯片設計吋，通常采用多電源域設計，以便實現特定的電路功能，例如，安全芯片的片上系統(SoC，System on Chip)內可以設置兩個電源域，其中由主電源供電的電源域稱為主電源域，一般包含常規芯片邏輯，例如，中央處理器(CPU，Central Processing Unit)、閃存(Flash)、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM，RandomAccess Memory)等，由備用電源供電的電源域稱為備用電源域，通常包括非易失隨機存取存儲體(NVRAM,Non-Volatile Random Access Memory)等，正常情況下主電源為上電狀態，備用電源為掉電狀態，而當主電源意外掉電吋，備用電源才變為上電狀態，這時備用電源僅給備用電源域進行供電，從而在主電源掉電后，可以由備用電源給備用電源域內的NVRAM供電，使NVRAM仍能保持數據，以延長數據保持時間。上述安全芯片的SoC設計方案中，雖然通過設置主電源域和備用電源域，可以在主電源掉電后，由備用電源給備用電源域供電，但是在主電源掉電后，主電源域的信號仍然能夠進入備用電源域，從而對備用電源域的信號產生影響。

發明內容
本發明實施例中提供了信號隔離方法、裝置及芯片，用以解決現有技術中存在的在主電源掉電后，主電源域的信號仍然能夠進入備用電源域，從而對備用電源域的信號產生影響的問題。為解決上述問題，本發明實施例提供的技術方案如下ー種信號隔離方法，該方法包括對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；根據所述復位信號，產生第一電平信號；根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域?！N信號隔離裝置，包括電壓檢測單元，用于對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；第一信號產生單元，用于根據所述電壓檢測單元產生的復位信號，產生第一電平信號；隔離單元，用于根據所述第一信號產生單元產生的第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。一種芯片，包括電壓檢測器VD，所述VD對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；信號隔離電路，所述VD的輸出端與所述信號隔離電路的輸入端相連接，所述信號隔離電路根據所述VD產生的復位信號，產生ー電平信號；隔離器件，所述信號隔離電路的輸出端與所述隔離器件的使能端相連接，由所述信號隔離電路產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。本發明實施例技術方案所提供的信號隔離方法，通過對為主電源域供電的主電源電壓進行檢測，能夠及時檢測出主電源電壓發生變化，并在檢測出主電源電壓處于預設電壓區段吋，產生復位信號，根據該復位信號，產生第一電平信號，根據該第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。由上可見，采用本發明實施例技術方案，可以通過檢測主電源電壓處于預設電壓區段，及時發現主電源掉電，并控制隔離器件隔離主電源域的信號，從而使主電源域的信號無法進入備用電源域，避免了對備用電源域的信號產生影響。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲 得其他的附圖。圖I是本發明實施例一中，信號隔離方法流程示意圖；圖2是本發明實施例ニ中，信號隔離裝置第一結構示意圖；圖3是本發明實施例ニ中，隔離單元23第一結構示意圖；圖4是本發明實施例ニ中，隔離單元23第二結構示意圖；圖5是本發明實施例ニ中，信號隔離裝置第二結構示意圖；圖6是本發明實施例三中，芯片第一電路原理圖；圖7是本發明實施例四中，芯片第二電路原理圖；圖8是本發明實施例五中，芯片第三電路原理圖；圖9是本發明實施例五中，主電源、復位信號與隔離信號的時序圖；圖10是本發明實施例六中，芯片第四電路原理圖；圖11是本發明實施例中，一種整體芯片組成示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例?；诒景l明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。實施例一如圖I所示，為本發明實施例一提出的信號隔離方法流程示意圖，其具體處理流程如下步驟11，對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號。其中，可以通過芯片內原有的電壓檢測(VD，Voltage Detector)模塊或上電復位(PoR, Power on Reset)模塊對主電源電壓進行檢測。本發明實施例一中，上述預設電壓區段可以預先設置為ー個電壓值，例如2. 55伏，也可以預先設置為ー個電壓區間，例如，2. 55 2. 15V。步驟12，根據復位信號，產生第一電平信號?？梢酝ㄟ^ー個基本電路單元觸發器(flip-flop)的復位端來接收上述復位信號，flip-flop的復位端接收到復位信號后，由flip-flop的輸出端產生第一電平信號，此時，上述第一電平信號為低電平信號。步驟13，根據第一電平信號控制隔離器件隔離所述主電源域的信號，以使主電源 域的信號無法進入備用電源域。其中，可以由上述第一電平信號直接控制隔離器件隔離主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域，也可以對上述第一電平信號進行處理后，再由處理后的信號控制隔離器件隔離主電源域的信號。本發明實施例一中，對上述第一電平信號的處理方式可以但不限于下述兩種第一種處理方式，對第一電平信號進行電壓保持處理，產生第二電平信號，由第二電平信號直接控制隔離器件隔離主電源域的信號，以使主電源域的信號無法進入備用電源域。由于在主電源掉電完成后，步驟12所產生的第一電平信號可能會發生變化，例如由低電平信號變為高阻狀態，由上述第一電平信號直接控制隔離器件隔離主電源域的信號的可靠性較低，本發明實施例一中，通過采用上述第一種處理方式對第一電平信號進行電壓保持處理后，可以在主電源掉電完成后，第二電平信號仍然保持穩定的低電平信號，由該第二電平信號控制隔離器件隔離主電源域的信號的可靠性較高。第二種處理方式，先對第一電平信號進行電壓保持處理，產生第三電平信號，然后對第三電平信號進行穩壓處理，產生第四電平信號，由第四電平信號直接控制隔離器件隔離主電源域的信號，以使主電源域的信號無法進入備用電源域。由于采用第一種處理方式，對第一電平信號進行電壓保持處理后，得到的第二電平信號，仍然有可能存在電壓不穩的情況，為了使主電源掉電后，能夠產生穩定的電平信號來控制隔離器件生效，可以采用第二種處理方式，由于第二種處理方式中，對第一電平信號不僅要進行電壓保持處理，還要對產生的第三電平信號進行穩壓處理，因此進ー步加強了電平信號的穩定性，從而由穩壓處理后的第四電平信號控制隔離器件隔離主電源域的信號的可靠性更高。此外，為了保證在主電源上電后，使主電源域的信號進入備用電源域，還要通過程 序設定，在主電源上電后由CPU產生ー個輸入信號，當接收到CPU產生的輸入信號后，產生第五電平信號，根據第五電平信號控制隔離器件旁路，使主電源域的信號能夠進入備用電源域。上述第五電平信號應與第一電平信號、第二電平信號、第三電平信號及第四電平信號的信號狀態不同，例如，若第一電平信號、第二電平信號、第三電平信號及第四電平信號為低電平信號，則第五電平信號可以為高電平信號。由上述處理過程可知，采用本發明實施例一的信號隔離方法，通過對為主電源域供電的主電源電壓進行檢測，能夠及時檢測出主電源電壓發生變化，并在檢測出主電源電壓處于預設電壓區段吋，產生復位信號，根據該復位信號，產生第一電平信號，根據該第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。由上可見，采用本發明實施例一的技術方案，可以通過檢測主電源電壓處于預設電壓區段，及時發現主電源掉電，并控制隔離器件隔離主電源域的信號，從而使主電源域的信號無法進入備用電源域，避免了對備用電源域的信號產生影響。實施例ニ相應的，本發明實施例ニ提供ー種信號隔離裝置，其結構如圖2所示，包括電壓檢測單元21，用于對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；第一信號產生單元22，用于根據所述電壓檢測單元21產生的復位信號，產生第一電平信號；隔離單元23，用于根據所述第一信號產生單元22產生的第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。 較佳地，所述隔離単元23具體用于由所述第一信號產生單元22產生的第一電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。較佳地，本發明實施例ニ提供ー種隔離單元23，其結構如圖3所示，隔離單元23包括第二信號產生子単元231，用于對所述第一信號產生單元22產生的第一電平信號進行電壓保持處理，產生第二電平信號；第一隔離子単元232，用于由所述第二信號產生子単元231產生的第二電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。較佳地，本發明實施例ニ提供另ー種隔離單元23，其結構如圖4所示，隔離單元23包括第三信號產生子単元233，用于對所述第一信號產生單元22產生的第一電平信號進行電壓保持處理，產生第三電平信號；第四信號產生子単元234，用于對所述第三信號產生子単元233產生的第三電平信號進行穩壓處理，產生第四電平信號；第二隔離子単元235，用于由所述第四信號產生子単元234產生的第四電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。較佳地，本發明實施例ニ提供另ー種信號隔離裝置，其結構如圖5所示，包括電壓檢測單元51，用于對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；第一信號產生單元52，用于根據所述電壓檢測單元51產生的復位信號，產生第一電平信號；隔離單元53，用于根據所述第一信號產生單元52產生的第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域；第五信號產生單元54，用于當接收到CPU產生的輸入信號后，產生第五電平信號；控制單元55，用于根據所述第五信號產生單元54產生的第五電平信號控制隔離器件，使所述主電源域的信號進入所述備用電源域。采用本發明實施例ニ提供的信號隔離裝置，先由電壓檢測單元21對為主電源域供電的主電源電壓進行檢測，能夠及時檢測出主電源電壓發生變化，并在檢測出主電源電壓處于預設電壓區段吋，產生復位信號，然后由第一信號產生單元22根據電壓檢測單元21產生的復位信號，產生第一電平信號，再由隔離單元23根據第一信號產生單元22產生的第ー電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。由上可見，采用本發明實施例技術方案，可以通過電壓檢測單元21檢測主電源電壓處于預設電壓區段，及時發現主電源掉電，并由隔離單元23控制隔離器件隔離主電源域的信號，從而使主電源域的信號無法進入備用電源域，避免了對備用電源域的信號產生影響。實施例三 相應的，本發明實施例三提供一種芯片，其電路原理圖如圖6所示，包括VD，所述VD對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號；信號隔離電路，所述VD的輸出端與所述信號隔離電路的輸入端相連接，所述信號隔離電路根據所述VD產生的復位信號，產生ー電平信號；隔離器件，所述信號隔離電路的輸出端與所述隔離器件的使能端相連接，由所述信號隔離電路產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。為了使主電源上電后，控制隔離器件旁路，使主電源域的信號進入備用電源域，可以利用主電源域中預先設置的CPU，所述信號隔離電路的輸入端與所述CPU總線相連接，當為主電源域供電的主電源上電后，由所述CPU控制所述信號隔離電路，產生ー電平信號；由所述信號隔離電路產生的電平信號控制隔離器件導通所述主電源域的信號，使所述主電源域的信號進入所述備用電源域。其中，VD也可由PoR替代，對主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號。實施例四相應的，本發明實施例四提供另ー種芯片，其電路原理圖如圖7所示，信號隔離電路包括第一 flip-flop,所述VD的輸出端與所述第一 flip-flop的復位端相連接,所述第一 flip-flop根據所述VD產生的復位信號,產生ー電平信號,所述第一 flip-flop的輸出端與所述隔離器件的使能端相連接，由所述第一 flip-flop產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。實施例五相應的，本發明實施例五提供另ー種芯片，其電路原理圖如圖8所示，信號隔離電路包括第一 flip-flop,所述VD的輸出端與所述第一 flip-flop的復位端相連接,所述第一 flip-flop根據所述VD產生的復位信號，產生ー電平信號；第一總線電平保持單元Bushold,所述第一 flip-flop的輸出端與所述第一 Bushold的輸入端相連接,所述第一Bushold對所述第一 flip-flop產生的電平信號進行電壓保持處理，產生ー電平信號，所述第一 Bushold的輸出端與所述隔離器件的使能端相連接，由所述第一 Bushold產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。其中，為了使電路結構緊湊，在具體設計芯片時，可將VD和第一 flip-flop置于主電源域內，將第一 Bushold置于備用電源域內。如圖9所示，為本發明實施例五中，主電源VCC、復位信號與隔離信號的時序圖，下面結合該時序圖對圖8所示的芯片如何實現隔離主電源域的信號進行具體說明。在VCC下電過程中，VD驅動復位/[目號為低電平，引起第一 flip-flop的電平/[目號變為低電平，進而驅動第一 Bushold的電平信號翻轉為低電平，使隔離器件生效，即控制隔離器件隔離主電源域的信號，以使主電源域的信號無法進入備用電源域。VCC掉電完成后，第一 flip-flop的電平信號變為高阻狀態，第一 Bushold的電平信號會繼續保持低電平，使隔離器件生效。在VCC重新上電后，由程序通過CPU總線設置第一 flip-flop的輸入信號為高電平，進而驅動第一 flip-flop的電平信號及第一 Bushold的電平信號成為高電平，以使隔離器件旁路，即使主電源域的信號進入備用電源域。 實施例六相應的，本發明實施例六提供又一種芯片，其電路原理圖如圖10所示，信號隔離電路包括第一 flip-flop,所述VD的輸出端與所述第一 flip-flop的復位端相連接,所述第一 flip-flop根據所述VD產生的復位信號，產生ー電平信號；第一總線電平保持單元Bushold,所述第一 flip-flop的輸出端與所述第一 Bushold的輸入端相連接,所述第一Bushold對所述第一 flip-flop產生的電平信號進行電壓保持處理，產生ー電平信號；第二flip-flop,所述VD的輸出端與所述第二 flip-flop的復位端相連接,所述第二 flip-flop接收到所述VD產生的復位信號后,產生ー電平信號；第二 Bushold,所述第二 flip-flop的輸出端與所述第二 Bushold的輸入端相連接,所述第二 Bushold對所述第二 flip-flop產生的電平信號進行電壓保持處理，產生ー電平信號；第三flip-flop，所述第一 Bushold的輸出端與所述第三flip-flop的時鐘端相連接，所述第二 Bushold的輸出端與所述第三flip-flop的復位端相連接,所述第三flip-flop根據所述第二Bushold產生的電平信號對所述第一 Bushold產生的電平信號進行穩壓處理，產生ー電平信號，所述隔離器件與所述第三flip-flop的輸出端相連接，由所述第三fl ip-fIop產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。其中，為了電路結構緊湊，在具體設計芯片時，可將VD、第一 flip-flop和第二 flip-flop置于主電源域內，將第一 Bushold、第二 Bushold和第三flip-flop置于備用電源域內。采用本發明實施例六的信號隔離電路，第三flip-flop的輸入端固定接高電平。這樣，VCC下電過程中，VD產生復位信號驅動第二 flip-flop輸出低電平信號，經第ニ Bushold輸出低電平信號后,驅動第三flip-flop復位輸出低電平信號。通過增加第三flip-flop可以增強產生穩定低電平信號的可靠性，在VCC下電時，第一 Bushold和第二Bushold均輸出低電平信號，只有二者同時出現不穩定時，才會干擾到第三flip-flop的電平信號。在VCC下電結束后，即使第一 Bushold和第二 Bushold中有ー個出現不穩定，也不會影響第三flip-flop輸出低電平信號。VCC重新上電后,程序通過設定第一 flip-flop的輸入信號為高電平和第二 flip-flop的輸入信號為高電平，可使第三flip-flop輸出高電平信號，使隔離器件旁路。本發明實施例所提出的信號隔離電路，基于數字電路和模擬電路聯合設計，具有結構簡單，易于整合入芯片，エ藝參數不敏感等優點。如圖11所示，為本發明實施例中，一種整體芯片組成示意圖，包含電源域I和電源域2，其中，電源域I由主電源VCC供電，可以稱之為主電源域，電源域2由備用電源VBAT供電，可以稱之為備用電源域。主電源域中包含CPU，還可以包含直接內存存取(DMA，DirectMemory Access)存儲器、Flash、RAM和NVRAM控制器等，備用電源域中可以包含低壓差線性穩壓器(LDO, low dropout regulator)、控制電路和NVRAM等。_離器件連接于主電源域與備用電源域之間，用于隔離主電源域的信號，以使主電源域的信號無法進入備用電源域，可以避免主電源域掉電后，對備用電源域產生影響。信號隔離電路的復位端與VD的輸出端相連接，信號隔離電路的輸出端與隔離器件的使能端相連接，用干與隔離器件相配合實現信 號隔離。本發明實施例所提供的芯片，可以用于實現本發明實施例所提供的信號隔離方法。專業人員還可以進ー步應能意識到，結合本文中所公開的實施例描述的各示例的単元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結合來實現，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執行，取決于技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本發明實施例的范圍。結合本文中所公開的實施例描述的方法或算法的步驟可以直接用硬件、處理器執行的軟件模塊，或者二者的結合來實施。對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明實施例。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明實施例的精神或范圍的情況下，在其他實施例中實現。因此，本發明實施例將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。以上所述僅為本發明實施例的較佳實施例而已，并不用以限制本發明實施例，凡在本發明實施例的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明實施例的保護范圍之內。
權利要求
1.ー種信號隔離方法,其特征在于,包括 對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號； 根據所述復位信號，產生第一電平信號； 根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
2.如權利要求I所述的方法，其特征在于，所述根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域，包括 由所述第一電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
3.如權利要求I所述的方法，其特征在于，所述根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域，包括 對所述第一電平信號進行電壓保持處理，產生第二電平信號； 由所述第二電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
4.如權利要求I所述的方法，其特征在于，所述根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域，包括 對所述第一電平信號進行電壓保持處理，產生第三電平信號； 對所述第三電平信號進行穩壓處理，產生第四電平信號； 由所述第四電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
5.如權利要求I至4中任ー權利要求所述的方法，其特征在于，還包括 當接收到中央處理器CPU產生的輸入信號后，產生第五電平信號； 根據所述第五電平信號控制隔離器件，使所述主電源域的信號進入所述備用電源域。
6.ー種信號隔離裝置，其特征在于，包括 電壓檢測單元，用于對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號； 第一信號產生單元，用于根據所述電壓檢測單元產生的復位信號，產生第一電平信號; 隔離單元，用于根據所述第一信號產生單元產生的第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
7.如權利要求6所述的裝置，其特征在于，所述隔離単元具體用于由所述第一信號產生單元產生的第一電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
8.如權利要求6所述的裝置，其特征在于，所述隔離単元包括 第二信號產生子単元，用于對所述第一信號產生單元產生的第一電平信號進行電壓保持處理，產生第二電平信號； 第一隔離子単元，用于由所述第二信號產生子單元產生的第二電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
9.如權利要求6所述的裝置，其特征在于，所述隔離単元包括 第三信號產生子単元，用于對所述第一信號產生單元產生的第一電平信號進行電壓保持處理，產生第三電平信號； 第四信號產生子単元，用于對所述第三信號產生子單元產生的第三電平信號進行穩壓處理，產生第四電平信號； 第二隔離子単元，用于由所述第四信號產生子單元產生的第四電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
10.如權利要求6至9中任ー權利要求所述的裝置，其特征在于，還包括 第五信號產生單元，用于當接收到中央處理器CPU產生的輸入信號后，產生第五電平信號; 控制單元，用于根據所述第五信號產生單元產生的第五電平信號控制隔離器件，使所述主電源域的信號進入所述備用電源域。
11.一種芯片，其特征在于，包括 電壓檢測器VD，所述VD對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段吋，產生復位信號； 信號隔離電路，所述VD的輸出端與所述信號隔離電路的復位端相連接，所述信號隔離電路根據所述VD產生的復位信號，產生ー電平信號； 隔離器件，所述信號隔離電路的輸出端與所述隔離器件的使能端相連接，由所述信號隔離電路產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
12.如權利要求11所述的芯片，其特征在于，所述信號隔離電路包括 第一基本電路單元觸發器flip-flop,所述VD的輸出端與所述第一 flip-flop的復位端相連接，所述第一 flip-flop根據所述VD產生的復位信號，產生ー電平信號，所述第一flip-flop的輸出端與所述隔離器件的使能端相連接，由所述第一 flip-flop產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
13.如權利要求12所述的芯片，其特征在于，所述信號隔離電路還包括 第一總線電平保持單元Bushold,所述第一 flip-flop的輸出端與所述第一 Bushold的輸入端相連接，所述第一 Bushold對所述第一 flip-flop產生的電平信號進行電壓保持處理，產生ー電平信號，所述第一 Bushold的輸出端與所述隔離器件的使能端相連接，由所述第一 Bushold產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
14.如權利要求13所述的芯片，其特征在于，所述信號隔離電路還包括 第二 flip-flop,所述VD的輸出端與所述第二 flip-flop的復位端相連接,所述第二flip-flop接收到所述VD產生的復位信號后，產生ー電平信號； 第二 Bushold,所述第二 flip-flop的輸出端與所述第二 Bushold的輸入端相連接,所述第二 Bushold對所述第二 flip-flop產生的電平信號進行電壓保持處理，產生ー電平信號; 第三flip-flop,所述第一 Bushold的輸出端與所述第三flip-flop的時鐘端相連接，所述第二 Bushold的輸出端與所述第三flip-flop的復位端相連接,所述第三fI ip-flop根據所述第二 Bushold產生的電平信號對所述第一 Bushold產生的電平信號進行穩壓處理，產生ー電平信號，所述隔離器件與所述第三flip-flop的輸出端相連接，由所述第三flip-flop產生的電平信號直接控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。
15.如權利要求12至14中任ー權利要求所述的芯片，其特征在于，還包括 中央處理器CPU，所述CPU置于主電源域中，所述信號隔離電路的輸入端與所述CPU總線相連接，當為主電源域供電的主電源上電后，由所述CPU控制所述信號隔離電路，產生一電平信號，由所述信號隔離電路產生的電平信號控制隔離器件導通所述主電源域的信號，使所述主電源域的信號進入所述備用電源域。
全文摘要
本發明實施例公開了信號隔離方法、裝置及芯片，該方法包括對為主電源域供電的主電源電壓進行檢測，當檢測出所述主電源電壓處于預設電壓區段時，產生復位信號；根據所述復位信號，產生第一電平信號；根據所述第一電平信號控制隔離器件隔離所述主電源域的信號，以使所述主電源域的信號無法進入所述備用電源域。本發明技術方案中，可以及時發現主電源掉電，并控制隔離器件隔離主電源域的信號，從而使主電源域的信號無法進入備用電源域，避免了對備用電源域的信號產生影響。
文檔編號H03K19/0175GK102694542SQ201210141650
公開日2012年9月26日 申請日期2012年5月9日 優先權日2012年5月9日
發明者于立波, 張煒, 馬文波 申請人:北京華大信安科技有限公司