時序電路的制作方法
【專利摘要】一種時序電路包括第一至第九電阻及第一至第五電子開關。所述時序電路可以確保集成南橋芯片輸出的第一及第二信號以及輸入集成南橋芯片的第三信號之間的時序以確保計算機正常進入或退出深度睡眠狀態。
【專利說明】時序電路

【技術領域】
[0001] 本發明涉及一種時序電路。

【背景技術】
[0002] 為了節能，計算機設計有一種深度睡眠狀態，在該狀態下計算機或服務器的功耗 非常低，集成南橋芯片輸出的第一及第二信號以及輸入集成南橋芯片的第三信號用于控制 計算機進入或退出深度睡眠狀態，所述多個控制信號之間有著嚴格的時序關系，進入深度 睡眠狀態時，第一至第三信號均需要從高電平變為低電平，并且時序上第二信號早于第三 信號，第三信號早于第一信號；退出深度睡眠時，第一至第三信號均需要從低電平變為高電 平，并且時序上第一信號早于第二信號，第二信號早于第三信號。第一信號及第二信號之間 的時序由集成南橋芯片自動控制，而第三信號是由外界輸入集成南橋芯片，如果無法保證 第三信號與第一及第二信號之間的時序可能導致計算機或服務器工作異常。


【發明內容】

[0003] 鑒于此，有必要提供一種時序電路用于確保集成南橋芯片輸出的第一及第二信號 以及輸入集成南橋芯片的第三信號之間的時序，使得計算機正常進入或退出深度睡眠狀 態。
[0004] 一種時序電路，包括： 第一至第九電阻； 第一至第五電子開關； 第一至第三信號端以及第一至第二電壓輸入端；所述第一信號端通過第一電阻連接于 第一電子開關的第一端，第一電子開關的第二端接地，第一電子開關的第三端通過第二電 阻連接于第一電壓輸入端，第一電子開關的第三端還連接于第二電子開關的第二端，第二 電子開關的第一端通過第三電阻連接于第二信號端，第二電子開關的第三端通過第四電阻 連接于第一電壓輸入端，第二電子開關的第三端還連接于第三電子開關的第一端，第三電 子開關的第二端接地，第三電子開關的第三端通過第五電阻連接于第一電壓輸入端，第三 電子開關的第三端還連接于第四電子開關的第二端，第四電子開關的第一端連接于第五電 子開關的第三端，第四電子開關的第三端連接于第三信號端，第四電子開關的第三端還通 過第六電阻連接于第一電壓輸入端，第五電子開關的第三端通過第七電阻連接于第一電壓 輸入端，第五電子開關的第二端接地，第五電子開關的第一端通過第八電阻連接于第二電 壓輸入端，第五電子開關的的第一端還通過第九電阻接地；其中第一至第五電子開關第一 端接收低電平信號時電子開關截止，第一至第五電子開關第一端接收高電平信號時電子開 關導通；當計算機進入深度睡眠狀態時，第二電壓輸入端無電壓輸出，第二信號端輸出低電 平的第二信號，此時第二電子開關截止，第三電子開關導通，第四電子開關導通，集成南橋 芯片通過第三信號端接收低電平的第三信號，間隔一定時間后所述集成南橋芯片通過第一 信號端輸出低電平的第一信號；計算機退出深度睡眠狀態時，所述集成南橋芯片通過第一 信號端輸出高電平的第一信號，此時第一電子開關導通，間隔一定時間后所述集成南橋芯 片通過第二信號端輸出高電平的第二信號，此時第二電子開關導通，第三電子開關截止，第 四電子開關截止，集成南橋芯片通過第三信號端接收高電平的第三信號。
[0005] 上述時序電路可以確保集成南橋芯片輸出的第一及第二信號以及輸入集成南橋 芯片的第三信號之間的時序以確保計算機正常進入或退出深度睡眠狀態。

【專利附圖】

【附圖說明】
[0006] 圖1為本發明時序電路較佳實施方式的電路圖。
[0007] 主要元件符號說明

【權利要求】
1. 一種時序電路，包括： 南橋芯片，包括第一至第H信號端； 第一至第九電阻； 第一至第五電子開關； 南橋芯片的第一信號端通過第一電阻連接于第一電子開關的第一端，第一電子開關的 第二端接地，第一電子開關的第H端通過第二電阻連接于第一電壓輸入端，第一電子開關 的第H端還連接于第二電子開關的第二端，第二電子開關的第一端通過第H電阻連接于南 橋芯片的第二信號端，第二電子開關的第H端通過第四電阻連接于第一電壓輸入端，第二 電子開關的第H端還連接于第H電子開關的第一端，第H電子開關的第二端接地，第H電 子開關的第H端通過第五電阻連接于第一電壓輸入端，第H電子開關的第H端還連接于第 四電子開關的第二端，第四電子開關的第一端連接于第五電子開關的第H端，第四電子開 關的第H端連接于第H信號端，第四電子開關的第H端還通過第六電阻連接于第一電壓輸 入端，第五電子開關的第H端通過第走電阻連接于第一電壓輸入端，第五電子開關的第二 端接地，第五電子開關的第一端通過第八電阻連接于第二電壓輸入端，第五電子開關的的 第一端還通過第九電阻接地；其中第一至第五電子開關第一端接收低電平信號時電子開 關截止，第一至第五電子開關第一端接收高電平信號時電子開關導通；當計算機進入深度 睡眠狀態時，第二電壓輸入端無電壓輸出，南橋芯片的第二信號端輸出低電平的第二信號， 此時第二電子開關截止，第H電子開關導通，第四電子開關導通，南橋芯片通過第H信號端 接收低電平的第H信號，間隔設定時間后所述南橋芯片的第一信號端輸出低電平的第一信 號；計算機退出深度睡眠狀態時，所述南橋芯片的第一信號端輸出高電平的第一信號，此時 第一電子開關導通，間隔設定時間后所述南橋芯片的第二信號端輸出高電平的第二信號， 此時第二電子開關導通，第H電子開關截止，第四電子開關截止，集成南橋芯片的第H信號 端接收高電平的第H信號。
2. 如權利要求1所述的時序電路，其特征在于；所述第一至第五電子開關為NPNH極 管，電子開關第一端對應H極管的基極，電子開關的第二端對應H極管的發射極，電子開關 的第H端對應H極管的集電極。
3. 如權利要求1所述的時序電路，其特征在于：第一至第H信號端均連接至計算機的 集成南橋芯片，所述集成南橋芯片輸出第一及第二信號；所述時序電路向所述集成南橋芯 片輸入第H信號，所述第一信號為睡眠信號，第二信號為報警信號，第H信號為電源確認信 號，所述第一至第H信號均用于控制計算機進入或退出深度睡眠狀態。
4. 如權利要求1所述的時序電路，其特征在于：第一及第二電壓輸入端均連接至計算 機的主板電源，第一電壓輸入端連接主板電源的備用電壓端3V3_STBY，第二電壓輸入端連 接主板電源的系統電壓端5V_DUAL。
【文檔編號】H03K17/296GK104348458SQ201310317149
【公開日】2015年2月11日 申請日期:2013年7月26日 優先權日:2013年7月26日
【發明者】周海清 申請人:鴻富錦精密電子(天津)有限公司, 鴻海精密工業股份有限公司