一種寬供電電壓可觸發的精確定時電路的制作方法
【專利摘要】本發明公開了一種寬供電電壓可觸發的精確定時電路，包括分別與電源相連接的第一比較器、第二比較器、定時器以及計數器，其中，第一比較器與第二比較器的輸入端連接有觸發控制電路，第一比較器的輸出端定時器的復位端相連接，第二比較器的輸出端與計數器的復位端相連接，且第二比較器上連接有正反饋電路；定時器上連接有用于改變多諧振蕩方波周期的多諧振蕩電路；計數器上連接有分頻計時電路，定時器的輸出端與計數器相連接，計數器的輸出端與觸發控制電路相連接；本發明提供的精確定時電路，是一種電路結構簡單、在高低溫等惡劣環境條件下定時精度高、能適應寬供電電壓范圍、具有反復觸發功能的精確定時電路。
【專利說明】一種寬供電電壓可觸發的精確定時電路

【技術領域】
[0001 ] 本發明屬于定時電路【技術領域】，涉及一種寬供電電壓可觸發的精確定時電路。

【背景技術】
[0002]現有的定時電路大多采用以下三種形式。其一、基于數字電路的定時電路。這種電路以數字信號處理電路為核心，利用晶振等元件給數字信號處理芯片提供的高精度時鐘信號，通過數字信號處理電路實現可觸發精確定時功能。這種電路應用中的局限性:為了保證晶振及數字信號處理芯片正常工作，必須給電路提供較高精度要求的供電電源。所以這種電路的結構比較復雜，且不能適應寬供電電壓范圍。
[0003]其二、基于555定時器單穩態觸發器的定時電路。這種電路以555定時器為核心，利用555電路不能滿足高低溫等惡劣環境下高精度定時需要構成的單穩態電路，實現可觸發定時功能。這種電路應用中的局限性:應用于分鐘級定時時，定時電容容量大(數微發?數十微發)，定時電容高低溫漏電流變化和容量變化大，導致定時時長變化超過50%，所以該電路高低溫環境下定時精度差。所以，這種電路不能滿足高低溫等惡劣環境下高精度定時需要。
[0004]其三、基于555定時器多諧振蕩器、4060計數器和可關斷型電源芯片的定時電路。這種電路通過555定時器多諧振蕩為4060計數器提供時鐘，通過4060計數器分頻功能實現計時，當計時達到設定時長時，由4060計數器向可關斷型電源芯片提供關斷信號，令該電源芯片關斷給555定時器和4060計數器的供電，結束555定時器和4060計數器的計時動作，從而實現設定時長的定時功能。這種電路應用中的局限性:首次上電后就開始定時，定時結束后自斷電，不能被再次觸發定時。所以，這種定時電路不具有反復可觸發定時功能，不能滿足多次可觸發定時需要。


【發明內容】

[0005]本發明解決的問題在于提供一種寬供電電壓可觸發的精確定時電路，該電路結構簡單、在高低溫等惡劣環境條件下定時精度高、能適應寬供電電壓范圍、具有反復觸發功倉泛。
[0006]本發明是通過以下技術方案來實現:
[0007]包括:分別與電源相連接的第一比較器、第二比較器、定時器以及計數器，其中，第一比較器與第二比較器的輸入端連接有觸發控制電路，第一比較器的輸出端定時器的復位端相連接，第二比較器的輸出端與計數器的復位端相連接，且第一比較器上連接有正反饋電路；定時器上連接有用于改變多諧振蕩方波周期的多諧振蕩電路；定時器的輸出端與計數器相連接，計數器的輸出端與觸發控制電路相連接。
[0008]所述觸發控制電路包括第一電阻Rl，第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6以及觸發開關，其中，第一電阻R1、第四電阻R4以及第六電阻R6的一端與電源相連接，第一電阻Rl的另一端與第一比較器的負極、第二比較器的正極以及第二電阻R2的一端相連，R2的另一端與第三電阻R3以及觸發開關的一端相連接，第三電阻R3以及觸發開關的另一端接地；第四電阻R4的另一端與第一比較器的正極、第二比較器的負極以及第五電阻R5的一端相連接，第五電阻R5的另一端接地；第六電阻R6的另一端與第一比較器的輸出端、第二比較器的負極相連接。
[0009]當電源上電且不按觸發開關時，第一比較器輸出低電平，第二比較器輸出高電平，定時器和計數器均不工作，電路處于不計時狀態；當按下觸發開關時，第一比較輸出高電平，第二比較器輸出低電平，定時器開始工作，計數器開始計時。
[0010]所述第一電阻R1、第三電阻R3以及第四電阻R4的阻值為100K，第二電阻R2以及第六電阻R6的阻值為20K，第五電阻R5的阻值為47K。
[0011]所述計數器的輸出端與第三電阻R3的一端以及觸發開關的一端相連接。
[0012]所述計數器的第一輸出端上安裝有二極管。
[0013]所述第一比較器的輸出端與負極之間設置有二極管，構成正反饋電路。當未接到定時觸發信號時，第一比較器和第二比較器輸出信號令定時器和計數器均處于復位狀態；第一比較器輸出狀態通過正反饋鎖定并保持，第二比較器輸出高電平，表示定時電路處在非定時狀態；
[0014]當接到定時觸發信號時，低電平觸發信號令第一比較器輸出狀態翻轉，翻轉后的狀態通過正反饋鎖定并保持，定時器和計數器復位狀態被解除，定時電路輸出由高電平變為低電平，表示定時開始；復位狀態被解除后定時器多諧振蕩器輸出信號作為計數器的時鐘脈沖，計數器開始計時；利用計數器的分頻功能，當其接受的時鐘脈沖達到設定的數量時，其分頻輸出引腳輸出高電平，分頻輸出引腳輸出的高電平令比較器輸出狀態再次翻轉到定時開始前狀態，此狀態通過正反饋鎖定并保持，令定時器和計數器再次處于復位狀態，定時電路輸出邏輯由低電平變為高電平，表示定時結束；
[0015]當定時結束后，比較器、定時器以及計數器均恢復到定時開始前的狀態，再次等待低電平觸發信號。
[0016]與現有技術相比，本發明具有以下有益的技術效果:
[0017]本發明提供的精確定時電路，是一種電路結構簡單、在高低溫等惡劣環境條件下定時精度聞、能適應寬供電電壓范圍、具有反復觸發功能的精確定時電路。該電路主要有五個特點:
[0018]I)能適應寬供電電壓范圍。數字電路對供電電壓范圍的要求比較苛刻，大的電網波動可能會使得數字電路工作不正常。本電路是基于寬范圍供電的芯片，芯片的工作電壓決定定時電路的工作電壓，通過對芯片工作電壓的匯總，得出在5V?20V供電電壓范圍內電路都能可靠實現精確定時功能。供電電壓波動及其紋波噪聲不影響定時精度。
[0019]2)能適應高低溫等惡劣環境條件，由于采用軍品級芯片，耐溫等級較高，因此在-55°C?+125°C環境溫度下電路都能可靠實現精確定時功能。
[0020]3)具有重復可觸發定時功能，以往的定時電路中，只要電路加電啟動定時就自動開始工作，當定時結束后若想再次定時必須重新加電啟動，頻繁啟動會影響到產品的壽命，為克服上述缺點本電路加入一個單次觸發開關，可以自由控制定時開始的時間，既增加了電路的靈活性，又避免了由于頻繁啟動對電路造成的損傷。
[0021]4)電路結構簡單。電路所用元器件數量少，均為常見元器件，全部具有國產化產品，兀器件易獲得。
[0022]5)應用廣泛。電路易調試，通過對定時電阻和定時電容的調整，可以靈活適應不同應用場合不同定時時長的精確定時需求。

【專利附圖】

【附圖說明】
[0023]圖1為本發明的可觸發精確定時電路圖

【具體實施方式】
[0024]下面結合具體的實施例對本發明做進一步的詳細說明，所述是對本發明的解釋而不是限定。
[0025]參見圖1所示，本發明提供了一種寬供電電壓可觸發的精確定時電路，包括分別與電源相連接的第一比較器、第二比較器、定時器以及計數器，其中，第一比較器與第二比較器的輸入端連接有觸發控制電路，第一比較器的輸出端定時器的復位端相連接，第二比較器的輸出端與計數器的復位端相連接，且第一比較器上連接有正反饋電路；定時器上連接有用于改變多諧振蕩方波周期的多諧振蕩電路；計數器上連接有分頻計時電路，定時器的輸出端與計數器相連接，計數器的輸出端與觸發控制電路相連接；當電源上電且不按觸發開關時，第一比較器輸出低電平，第二比較器輸出高電平，定時器和計數器均不工作，電路處于不計時狀態；當按下觸發開關時，第一比較輸出高電平，第二比較器輸出低電平，定時器開始工作，計數器開始計時。
[0026]具體的，所述觸發控制電路包括第一電阻R1，第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6以及觸發開關，其中，第一電阻R1、第四電阻R4以及第六電阻R6的一端與電源相連接，第一電阻Rl的另一端與第一比較器的負極、第二比較器的正極以及第二電阻R2的一端相連，R2的另一端與第三電阻R3以及觸發開關的一端相連接，第三電阻R3以及觸發開關的另一端接地；第四電阻R4的另一端與第一比較器的正極、第二比較器的負極以及第五電阻R5的一端相連接，第五電阻R5的另一端接地；第六電阻R6的另一端與第一比較器的輸出端、第二比較器的負極相連接，其中，計數器的輸出端與第三電阻R3的一端以及觸發開關的一端相連接。計數器的第一輸出端Q14上安裝有二極管，第一比較器的輸出端與負極之間設置有二極管，構成正反饋電路。第一電阻R1、第三電阻R3以及第四電阻R4的阻值為100K，第二電阻R2以及第六電阻R6的阻值為20K，第五電阻R5的阻值為 47K。
[0027]當未接到定時觸發信號時，第一比較器和第二比較器輸出信號令定時器和計數器均處于復位狀態；第一比較器輸出狀態通過正反饋鎖定并保持，第二比較器輸出高電平，表示定時電路處在非定時狀態；
[0028]當接到定時觸發信號時，低電平觸發信號令第一比較器輸出狀態翻轉，翻轉后的狀態通過正反饋鎖定并保持，定時器和計數器復位狀態被解除，定時電路輸出由高電平變為低電平，表示定時開始；復位狀態被解除后定時器多諧振蕩器輸出信號作為計數器的時鐘脈沖，計數器開始計時；利用計數器的分頻功能，當其接受的時鐘脈沖達到設定的數量時，其分頻輸出引腳輸出高電平，分頻輸出引腳輸出的高電平令比較器輸出狀態再次翻轉到定時開始前狀態，此狀態通過正反饋鎖定并保持，令定時器和計數器再次處于復位狀態，定時電路輸出邏輯由低電平變為高電平，表示定時結束；
[0029]當定時結束后，比較器、定時器以及計數器均恢復到定時開始前的狀態，再次等待低電平觸發信號。
[0030]所述多諧振蕩電路包括第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11，第八電阻R8的一端與電源連接，另一端與第九電阻R9的一端相連接，第九電阻R9的另一端與定時器的DISG端以及第十電阻RlO的一端相連接,第十電阻RlO的另一端與第^ 電阻Rll的一端相連接，第i^一電阻Rll的另一端與定時器的THRE端、TRIG端以及定時電容C5相連接，電容C5的另一端接地。
[0031]本發明中，第二比較器的正反饋端連接有第一電容Cl，第二比較器的輸出端連接有通過第七電阻R7與電源正極連接，且第二比較器的輸出端上還設置有用于輸出的外接電路，計數器的電源端連接有第二電容C2，定時器的電源端連接有第三電容C3，定時器的⑶端連接有第四電容C4。
[0032]示例性的，本發明以第一比較器和第二比較器采用LM193芯片，計數器采用⑶4060芯片，計數器為NE555芯片，二極管為MMDL914T1為例進行說明。
[0033]本發明定時電路工作原理:
[0034]在未接到定時觸發信號時，193比較器輸出信號令555定時器和4060計數器均處于復位狀態。193比較器輸出狀態通過正反饋鎖定并保持，定時電路輸出邏輯高電平，表示定時電路處在非定時狀態。
[0035]低電平觸發信號令193第二比較器輸出狀態翻轉，翻轉后的狀態通過正反饋鎖定并保持，此時555定時器和4060計數器復位狀態被解除，定時電路輸出邏輯由高電平變為低電平，表不定時開始。復位狀態被解除后555定時器多諧振蕩器輸出信號作為4060計數器的時鐘脈沖，4060計數器開始計時。利用4060計數器的分頻功能，當其接受的時鐘脈沖達到設定的數量時，其分頻輸出引腳輸出高電平。此高電平令193比較器輸出狀態再次翻轉到定時開始前狀態，此狀態通過正反饋鎖定并保持，令555定時器和4060計數器再次處于復位狀態，定時電路輸出邏輯由低電平變為高電平，表示定時結束。
[0036]定時結束后，193比較器、555定時器和4060計數器均恢復到定時開始前的狀態，再次等待低電平觸發信號。
[0037]本發明定時電路實現方法:
[0038]包括193比較器狀態保持及觸發控制電路、555定時器多諧振蕩電路、
[0039]4060分頻計時電路。
[0040]通過調整555定時器多諧振蕩電路定時電容和定時電阻的值，可以改變多諧振蕩方波的周期，亦即改變4060計數器時鐘脈沖的頻率，從而改變定時電路定時時長。
[0041]4060計數器共有10個分頻輸出引腳，分別實現對其輸入時鐘信號24、25、26、27、28、29、21(1、212、213、214的分頻功能，這些引腳對應的分頻輸出信號頻率由高到低變化。定時結束時利用4060分頻輸出信號給出的高電平信號令193比較器輸出狀態由計時狀態翻轉到定時開始前的非計時狀態。對于短定時時長(如毫秒級定時)，該高電平信號宜由分頻信號高頻輸出引腳給出；對于長定時時長(如分鐘級定時)，該高電平信號宜由分頻信號低頻輸出引腳給出。
[0042]具體工作過程分析如下:在電源上電且不按觸發開關時，通過對分壓電阻Rl、R2、R3、R4、R5、R6參數值的選取使得第一比較器193芯片I腳輸出為低，7腳輸出為高。I腳為低電平會使555定時器芯片的4腳輸入為低電平,低電平使555定時器復位,多諧振蕩電路不工作，即555定時器的3腳無輸出脈沖。同時第二比較器193的7腳與4060計數器的12腳RESET相連接，用于控制4060計數器芯片的工作，高電平復位，低電平計數，此時7腳為高電平計數器也不工作。由此可知在此時電路中555定時器和4060計數器均不工作，電路處于不計時狀態。當按下觸發開關時，第三電阻R3被瞬間短路，由于分壓電阻的關系相當于第一比較器193的2腳電位被拉至低于3腳的電位,導致J193芯片I腳輸出為高電平，由于I腳和第二比較器193的6腳連接，則6腳電壓高于5腳，使得第二比較器193的7腳輸出為低電平，由于I腳為高電平，7腳為低電平，555定時器開始工作并且4060計數器輸出為低電平表示其開始計時，計時時間由555定時器的外圍器件R8、R9、R1、Rll、C5和4060計數器共同決定，當計時結束時，4060計數器輸出高電平使得第一比較器193的2腳和第二比較器193的5腳電壓被抬高到接近于供電電壓(12V左右)，此時，電路工作狀態恢復到起初的第一比較器193的芯片I腳輸出為低，第二比較器193的7輸出為高的狀態。這種狀態使得555定時器和4060計數器均不工作，等待開關的下一次觸發。其中，本發明所涉及的可觸發精確定時電路可按圖1實施，具體參數的推薦值為:R1 = R3 = R4 = R7 = 100K ；R2 = R6 = 20K ；R5 = 47K ；R8 = 330K ；R9 = RlO = Rll = IM ；C1 = C2 = C3 = C4 = C5 =lOOOOpF
[0043]實驗證明:
[0044]通過對電路的設計以及驗證，進行一系列的試驗數據整理如下:
[0045]

【權利要求】
1.一種寬供電電壓可觸發的精確定時電路，其特征在于，包括:分別與電源相連接的第一比較器、第二比較器、定時器以及計數器，其中，第一比較器與第二比較器的輸入端連接有觸發控制電路，第一比較器的輸出端與定時器的復位端相連接，第二比較器的輸出端與計數器的復位端相連接，且第一比較器上連接有正反饋電路；定時器上連接有用于改變多諧振蕩方波周期的多諧振蕩電路；定時器的輸出端與計數器相連接，計數器的輸出端與觸發控制電路相連接。
2.根據權利要求1所述的寬供電電壓可觸發的精確定時電路，其特征在于，所述觸發控制電路包括第一電阻Rl，第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6以及觸發開關，其中，第一電阻R1、第四電阻R4以及第六電阻R6的一端與電源相連接，第一電阻Rl的另一端與第一比較器的負極、第二比較器的正極以及第二電阻R2的一端相連，R2的另一端與第三電阻R3以及觸發開關的一端相連接，第三電阻R3以及觸發開關的另一端接地；第四電阻R4的另一端與第一比較器的正極、第二比較器的負極以及第五電阻R5的一端相連接,第五電阻R5的另一端接地；第六電阻R6的另一端與第一比較器的輸出端、第二比較器的負極相連接。
3.根據權利要求2所述的寬供電電壓可觸發的精確定時電路，其特征在于，當電源上電且不按觸發開關時，第一比較器輸出低電平，第二比較器輸出高電平，定時器和計數器均不工作，電路處于不計時狀態；當按下觸發開關時，第一比較輸出高電平，第二比較器輸出低電平，定時器開始工作，計數器開始計時。
4.根據權利要求2或3所述的寬供電電壓可觸發的精確定時電路，其特征在于，所述第一電阻R1、第三電阻R3以及第四電阻R4的阻值為100K，第二電阻R2以及第六電阻R6的阻值為20K，第五電阻R5的阻值為47K。
5.根據權利要求2所述的寬供電電壓可觸發的精確定時電路，其特征在于，所述計數器的輸出端與第三電阻R3的一端以及觸發開關的一端相連接。
6.根據權利要求5所述的寬供電電壓可觸發的精確定時電路，其特征在于，所述計數器的第一輸出端上安裝有二極管。
7.根據權利要求2所述的寬供電電壓可觸發的精確定時電路，其特征在于，所述第一比較器的輸出端與負極之間設置有二極管，構成正反饋電路。
8.根據權利要求1所述的寬供電電壓可觸發的精確定時電路，其特征在于，當未接到定時觸發信號時，第一比較器和第二比較器輸出信號令定時器和計數器均處于復位狀態；第一比較器輸出狀態通過正反饋鎖定并保持，第二比較器輸出高電平，表示定時電路處在非定時狀態； 當接到定時觸發信號時，低電平觸發信號令第一比較器輸出狀態翻轉，翻轉后的狀態通過正反饋鎖定并保持，定時器和計數器復位狀態被解除，定時電路輸出由高電平變為低電平，表示定時開始；復位狀態被解除后定時器多諧振蕩器輸出信號作為計數器的時鐘脈沖，計數器開始計時；利用計數器的分頻功能，當其接受的時鐘脈沖達到設定的數量時，其分頻輸出引腳輸出高電平，分頻輸出引腳輸出的高電平令比較器輸出狀態再次翻轉到定時開始前狀態，此狀態通過正反饋鎖定并保持，令定時器和計數器再次處于復位狀態，定時電路輸出邏輯由低電平變為高電平，表示定時結束； 當定時結束后，比較器、定時器以及計數器均恢復到定時開始前的狀態，再次等待低電平觸發信號。
【文檔編號】H03K3/02GK104184436SQ201410366534
【公開日】2014年12月3日 申請日期:2014年7月29日 優先權日:2014年7月29日
【發明者】張宏科, 張磊, 王嬌艷 申請人:中國航天科技集團公司第九研究院第七七一研究所