綠色開關電源芯片的自適應驅動電路的制作方法
【專利摘要】本發明提供一種綠色開關電源芯片的自適應驅動電路，涉及電子電路【技術領域】。該電路包括：延時器電路、驅動偏置電路、檢測電路、鉗位電路以及驅動電流電路；檢測電路的輸出端與延時器電路的輸入端連接，延時器電路通過檢測檢測電路的輸出端的信號為高電平的時間來檢測驅動負載的大小；與延時器電路的輸出端連接的偏置電壓電路，偏置電壓電路用于根據驅動負載的大小為驅動電流電路提供不同的偏置電壓；與驅動電流電路連接的鉗位電路，鉗位電路用于限制驅動電流電路輸出端電壓的最大值；驅動電流電路用于根據不同的偏置電壓，調節驅動電流電路輸出端電流的大小。該電路根據驅動負載大小調整驅動電流，縮小各種負載下驅動延時的差異，實現高轉換效率。
【專利說明】綠色開關電源芯片的自適應驅動電路

【技術領域】
[0001]本發明涉及電子電路【技術領域】，特別涉及一種綠色開關電源芯片的自適應驅動電路。

【背景技術】
[0002]對于M0S管(金屬-氧化物-半導體場效應晶體管)和BJT管(雙極結型晶體管)，由于工作原理的不同，M0S管為電壓控制型，BJT管為電流控制型。因此，一般情況下在開關電源電路中，控制芯片的驅動方式針對功率開關管的類型(M0S管或BJT管)會有不同的設計。但是電流模式的驅動方式可以兼容驅動兩種開關管，因此優勢很大。由于M0S開關管的類型很多，因此其柵電容的大小也差異巨大。對于傳統的電流模式驅動電路中，其驅動電流被設計成固定值，那么在驅動不同類型的開關管時，受負載差異的影響，系統延時往往會有很大的差異。


【發明內容】

[0003]本發明的目的在于提供一種綠色開關電源芯片的自適應驅動電路，縮小了不同負載下電流模式的驅動方式帶來的系統延時的差異。
[0004]為了達到上述目的，本發明提供一種綠色開關電源芯片的自適應驅動電路，包括:延時器電路、驅動偏置電路、檢測電路、鉗位電路以及驅動電流電路；
[0005]所述檢測電路的輸出端與所述延時器電路的輸入端連接，所述延時器電路通過檢測所述檢測電路的輸出端的信號為高電平的時間來檢測驅動負載的大小；
[0006]與所述延時器電路的輸出端連接的偏置電壓電路，所述偏置電壓電路用于根據所述驅動負載的大小為所述驅動電流電路提供不同的偏置電壓；
[0007]與所述驅動電流電路連接的鉗位電路，所述鉗位電路用于限制驅動電流電路輸出端電壓的最大值；
[0008]所述驅動電流電路用于根據所述不同的偏置電壓，調節所述驅動電流電路輸出端電流的大小；
[0009]所述檢測電路與所述鉗位電路和所述驅動電流電路連接，所述檢測電路用于檢測所述驅動電流電路輸出端的電壓值，并傳輸至所述延時器電路。
[0010]其中，所述驅動偏置電路包括:第一反相器、電流源、第一開關管、第二開關管、第一NM0S管、第二 NM0S管、第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第七PM0S管和第八PM0S管；其中，
[0011]所述延時器電路的輸出端一方面與所述第一反相器的輸入端連接，另一方面與所述第一開關管的柵極連接，所述第一反相器的輸出端與所述第二開關管的柵極連接；所述第一開關管的一端與所述第二 PM0S管的柵極和漏極連接后與所述電流源的正極連接，所述電流源的負極接地，所述第二 PM0S管的源極與所述第一 PM0S管的漏極和柵極連接，所述第一 PM0S管的源極與一電源電壓連接；所述第二 PM0S管的柵極一方面與所述第六PM0S管的柵極連接，另一方面與所述第八PMOS管的柵極連接；
[0012]所述第一開關管的另一端分別與所述第二開關管的漏極和所述第四PM0S管的柵極連接，所述第二開關管的源極與所述電源電壓連接，所述第四PM0S管的源極與所述第三PM0S管的漏極連接，所述第三PM0S管的源極與所述電源電壓VDD連接，所述第三PM0S管的柵極與所述第一 PM0S管的柵極連接；所述第六PM0S管的源極與所述第五PM0S管的漏極連接，所述第五PM0S管的源極與所述電源電壓連接，所述第五PM0S管的柵極與所述第一 PM0S管的柵極連接；所述第八PM0S管的源極與所述第七PM0S管的漏極連接，所述第七PM0S管的源極與所述電源電壓連接，所述第七PM0S管的柵極與所述第一 PM0S管的柵極連接；
[0013]所述第四PM0S管的漏極與所述第六PM0S管的漏極連接后與所述第一 NM0S管短接的柵極和漏極連接并輸出第一偏置電壓，所述第一 NM0S管的源極接地；所述第八PM0S管的漏極與所述第二 NM0S管短接的柵極和漏極連接并輸出第二偏置電壓，所述第二 NM0S管的源極接地。
[0014]其中，所述驅動電流電路包括:第二反相器、第一電阻、第一二極管、第九PM0S管、第十PM0S管、第i^一 PM0S管、第十二 PM0S管、第三NM0S管、第四NM0S管、第五NM0S管、第六NM0S管、第七NM0S管、第八NM0S管和第九NM0S管；其中，
[0015]一開關調制信號一方面與所述第二反相器的輸入端連接，另一方面與所述第七NM0S管的柵極連接；所述第二反相器的輸出端一方面與所述第三NM0S管的柵極連接，另一方面與所述第九NM0S管的柵極連接，所述第三NM0S管的漏極一方面與所述第九PM0S管的柵極和漏極連接，另一方面串聯第一電阻后與所述電源電壓連接；所述第九PM0S管的源極、所述第十PM0S管的源極、所述第十一 PM0S管源極和所述第十二 PM0S管的源極均與所述電源電壓連接，所述第九PM0S管的柵極和所述第十PM0S管的柵極連接，所述第十PM0S管的漏極與所述第十一 PM0S管短接的柵極和漏極連接，所述第十一 PM0S管的柵極和所述第十二 PM0S管的柵極連接；
[0016]所述第三NM0S管的源極與所述第四NM0S管的漏極連接，所述第四NM0S管的柵極與所述第一偏置電壓連接，所述第四NM0S管的源極接地；所述第十PM0S管的漏極分別與所述第五NM0S管的漏極和所述第七NM0S管的漏極連接，所述第五NM0S管的源極與所述第六NM0S管的漏極連接，所述第六NM0S管的柵極與所述第一偏置電壓連接，所述第六NM0S管的源極接地；所述第七NM0S管的源極與所述第八NM0S管的漏極連接，所述第八NM0S管的柵極與所述第二偏置電壓連接，所述第八NM0S管的源極接地；所述第五NM0S管的柵極與所述檢測電路的輸出端連接；
[0017]所述第十二 PM0S管的漏極與所述第一二極管的陽極連接，所述第一二極管的陰極與所述鉗位電路連接并輸出電壓，所述第九NM0S管的漏極與所述鉗位電路連接和所述第九NM0S管的源極接地。
[0018]其中，所述鉗位電路包括:第二電阻、第二二級管、第三二極管、第十NM0S管；其中，
[0019]所述第二電阻的一端所述第一二極管的陰極連接并輸出所述電壓，所述第二電阻的另一端分別與所述第九NM0S管的漏極和所述第二二級管的陰極連接，所述第二二級管的陽極與所述第三二極管的陰極連接，所述第三二極管的陽極與所述第十NM0S管的柵極和漏極連接后與所述檢測電路的輸入端連接，所述第十NM0S管的源極接地。
[0020]進一步的，所述第二二級管和所述第三二極管為齊納二級管。
[0021]本發明的上述技術方案至少具有如下有益效果:
[0022]本發明實施例的綠色開關電源芯片的自適應驅動電路中，通過延時器電路檢測出驅動負載的大小自動調節驅動電流電路的偏置電壓的大小，從而控制該驅動電流電路的輸出電流的大小，達到減小不同開關管帶來的系統延時誤差的目的，從而實現高轉換效率。

【專利附圖】

【附圖說明】
[0023]圖1表示本發明實施例的綠色開關電源芯片的自適應驅動電路的驅動偏置電路的電路組成示意圖；
[0024]圖2表示本發明實施例的綠色開關電源芯片的自適應驅動電路的驅動電流電路及鉗位電路的電路組成示意圖。

【具體實施方式】
[0025]為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0026]本發明針對現有技術的電流模式驅動電路中，驅動電流為固定值時，對于不同類型的開關管受負載差異的影響，系統延遲差異較大的問題，提供一種綠色開關電源芯片的自適應驅動電路，通過延時器電路檢測出驅動負載的大小自動調節驅動電流電路的偏置電壓的大小，從而控制該驅動電流電路的輸出電流的大小，達到減小不同開關管帶來的系統延時誤差的目的，從而實現高轉換效率。
[0027]如圖1、圖2所示，本發明實施例提供一種綠色開關電源芯片的自適應驅動電路，包括:延時器電路103、驅動偏置電路101、檢測電路106、鉗位電路107以及驅動電流電路102 ；
[0028]所述檢測電路106的輸出端與所述延時器電路103的輸入端連接，所述延時器電路103通過檢測所述檢測電路106的輸出端的信號為高電平的時間來檢測驅動負載的大小;
[0029]與所述延時器電路103的輸出端連接的偏置電壓電路101，所述偏置電壓電路101用于根據所述驅動負載的大小為所述驅動電流電路102提供不同的偏置電壓；
[0030]與所述驅動電流電路102連接的鉗位電路107，所述鉗位電路107用于限制驅動電流電路102輸出端電壓的最大值；
[0031]所述驅動電流電路102用于根據所述不同的偏置電壓，調節所述驅動電流電路102輸出端電流的大小；
[0032]所述檢測電路106與所述鉗位電路107和所述驅動電流電路102連接，所述檢測電路106用于檢測所述驅動電流電路102輸出端的電壓值，并傳輸至所述延時器電路103。
[0033]本發明的上述實施例中，驅動偏置電路101主要是為驅動電流電路102提供基本的電流偏置。延時器電路103中，輸入信號是pwm_pre,它是檢測電路106的輸出信號，當驅動電壓Vbd(驅動電流電路102的輸出電壓)上升到系統設定的開啟電壓Vbd_th時該信號pwm_pre變為低電平。延時器電路103通過檢測pWm_pre為高電平的時間來檢測負載的大小，控制驅動偏置電路來輸出偏置電壓Vnbl和Vnb2，并輸出給驅動電流電路102。
[0034]進一步的，驅動電流電路102輸出驅動電壓來驅動外置的M0S開關管。鉗位電路107用來限制輸出Vbd的最大電壓。Vbd電壓達到Vbd_th時，M24的柵漏電壓被抬高。當驅動電壓檢測電路106檢測到M24的柵電壓升高時，pwm_pre信號變為低電平關斷M19，從而驅動電流大大減小，來減小功率損耗。
[0035]具體的，本發明上述實施例中，所述驅動偏置電路101包括:第一反相器104、電流源1、第一開關管Mil、第二開關管M12、第一 NM0S管Ml、第二 NM0S管M2、第一 PM0S管M3、第二 PM0S管M4、第三PM0S管M5、第四PM0S管M6、第五PM0S管M7、第六PM0S管M8、第七PM0S管M9和第八PM0S管M10 ;其中，
[0036]所述延時器電路的輸出端一方面與所述第一反相器104的輸入端連接，另一方面與所述第一開關管Mil的柵極連接，所述第一反相器104的輸出端與所述第二開關管M12的柵極連接；所述第一開關管Mil的一端與所述第二 PM0S管M4的柵極和漏極連接后與所述電流源I的正極連接，所述電流源I的負極接地，所述第二 PM0S管M4的源極與所述第一PM0S管M3的漏極和柵極連接，所述第一 PM0S管M3的源極與一電源電壓VDD連接；所述第二PM0S管M4的柵極一方面與所述第六PM0S管M8的柵極連接，另一方面與所述第八PM0S管M10的柵極連接；
[0037]所述第一開關管Mil的另一端分別與所述第二開關管M12的漏極和所述第四PM0S管M6的柵極連接，所述第二開關管Ml2的源極與所述電源電壓VDD連接，所述第四PM0S管M6的源極與所述第三PM0S管M5的漏極連接，所述第三PM0S管M5的源極與所述電源電壓VDD連接，所述第三PM0S管M5的柵極與所述第一 PM0S管M3的柵極連接；所述第六PM0S管M8的源極與所述第五PM0S管M7的漏極連接，所述第五PM0S管M7的源極與所述電源電壓VDD連接，所述第五PM0S管M7的柵極與所述第一 PM0S管M3的柵極連接；所述第八PM0S管M10的源極與所述第七PM0S管M9的漏極連接，所述第七PM0S管M9的源極與所述電源電壓VDD連接，所述第七PM0S管M9的柵極與所述第一 PM0S管M3的柵極連接；
[0038]所述第四PM0S管M6的漏極與所述第六PM0S管M8的漏極連接后與所述第一 NM0S管Ml短接的柵極和漏極連接并輸出第一偏置電壓Vnbl，所述第一 NM0S管Ml的源極接地；所述第八PM0S管M10的漏極與所述第二 NM0S管M2短接的柵極和漏極連接并輸出第二偏置電壓Vnb2，所述第二 NM0S管M2的源極接地。
[0039]本發明具體實施例中，電流源I與M3和M4組成的共源共柵結構相連，組成鏡像電流源。延時器電路103和反相器104用來檢測負載的大小，并生成相反的控制信號A和B。控制信號A和B用來打開或關閉鏡像支路M5和M6從而調節從Ml管鏡像出去的電流的大小。同時M3?M10生成鏡像電流，并通過M0S管Ml和M2生成偏置電壓Vnbl和Vnb2并輸出給驅動電流電路102。
[0040]本發明上述實施例中，對于延時器電路103,輸入信號pwm_pre是檢測電路106的輸出信號。Pwm_pre在開關調制信號pwm變為高電平時，pwm_pre跟隨pwm變為高電平，在驅動電壓Vbd上升到預設的Vbd_th時，pwm_pre變為低電平。因此，在pwm信號變為高電平后，由圖1可以看出，開關Mil關閉，M12開啟，M6的柵端被拉到高電平，電流M5支路關閉，Vnbl偏置輸出的電流較小。如果負載比較小，那么bd端電壓Vbd很快上升到Vbd_th，M5支路始終沒有打開。如果負載比較大，那么bd端電壓Vbd在延時器電路預設的時間內沒有上升到Vbd_th，則延時器電路的控制開關Mil開啟，M12關閉，電流M5支路導通，第一偏置電壓Vnbl增大，則nbl端偏置輸出的電流迅速增大。對于nb2端無論負載大小如何，第二偏置電壓Vnb2為一固定值，則偏置輸出的電流也是一固定值。
[0041]具體的，本發明的上述實施例中，所述驅動電流電路102包括:第二反相器105、第一電阻R1、第一二極管D1、第九PM0S管M13、第十PM0S管M14、第i^一 PM0S管M15、第十二PM0S管M16、第三NM0S管M17、第四NM0S管M18、第五NM0S管M19、第六NM0S管M20、第七NM0S管M21、第八NM0S管M22和第九NM0S管M23 ;其中，
[0042]一開關調制信號pwm —方面與所述第二反相器105的輸入端連接，另一方面與所述第七NM0S管M21的柵極連接；所述第二反相器105的輸出端一方面與所述第三NM0S管M17的柵極連接，另一方面與所述第九NM0S管M23的柵極連接，所述第三NM0S管M17的漏極一方面與所述第九PM0S管M13的柵極和漏極連接，另一方面串聯第一電阻R1后與所述電源電壓VDD連接；所述第九PM0S管M13的源極、所述第十PM0S管M14的源極、所述第i^一 PM0S管M15源極和所述第十二 PM0S管M16的源極均與所述電源電壓VDD連接，所述第九PM0S管M13的柵極和所述第十PM0S管M14的柵極連接，所述第十PM0S管M14的漏極與所述第十一 PM0S管M15短接的柵極和漏極連接，所述第十一 PM0S管M15的柵極和所述第十二 PM0S管M16的柵極連接；
[0043]所述第三NM0S管M17的源極與所述第四NM0S管M18的漏極連接，所述第四NM0S管M18的柵極與所述第一偏置電壓Vnbl連接，所述第四NM0S管M18的源極接地；所述第十PM0S管M14的漏極分別與所述第五NM0S管M19的漏極和所述第七NM0S管M21的漏極連接，所述第五NM0S管M19的源極與所述第六NM0S管M20的漏極連接，所述第六NM0S管M20的柵極與所述第一偏置電壓Vnbl連接，所述第六NM0S管M20的源極接地；所述第七NM0S管M21的源極與所述第八NM0S管M22的漏極連接，所述第八NM0S管M22的柵極與所述第二偏置電壓Vnb2連接，所述第八NM0S管M22的源極接地；所述第五NM0S管M19的柵極與所述檢測電路106的輸出端連接；
[0044]所述第十二 PM0S管M16的漏極與所述第一二極管D1的陽極連接，所述第一二極管D1的陰極與所述鉗位電路107連接并輸出電壓Vbd，所述第九NM0S管M23的漏極與所述鉗位電路107連接和所述第九NM0S管M23的源極接地。
[0045]進一步的，本發明上述實施例中，所述鉗位電路107包括:第二電阻R2、第二二級管D2、第三二極管D3、第十NM0S管M24 ;其中，
[0046]所述第二電阻R2的一端所述第一二極管D1的陰極連接并輸出所述電壓Vbd，所述第二電阻R2的另一端分別與所述第九NM0S管M23的漏極和所述第二二級管D2的陰極連接，所述第二二級管D2的陽極與所述第三二極管D3的陰極連接，所述第三二極管D3的陽極與所述第十NM0S管M24的柵極和漏極連接后與所述檢測電路106的輸入端連接，所述第十NM0S管M24的源極接地。
[0047]進一步的，本發明具體應用中，所述第二二級管D2和所述第三二極管D3為齊納二級管。
[0048]本發明上述實施例中，對于驅動電流電路102，鉗位電路107用來限制輸出電壓Vbd的的最大值。若bd端電壓Vbd小于預設的Vbd_th，M24的柵電壓始終為低電平。當bd端的電壓Vbd上升到預設的Vbd_th時，M24的柵電壓被抬高。檢測電路106檢測到M24的柵電壓被抬高后，其輸出電壓pwm_pre由高電平變為低電平關斷M19，從而關斷M20電流支路。
[0049]對于驅動電流電路102，當pwm信號變為高電平后，M17關斷，M19和M21打開，M13和M14柵電壓在上拉電阻R1的作用下被拉到高電平。鏡像管M15的電流由M20和M22共同提供，因此M16得到的鏡像電流比較大。如果負載較小，由前述分析，M20的電流始終維持不變直至驅動電壓bd端達到Vbd_th。此后,pwm_pre變為低電平,M20支路被關閉，驅動電流迅速降低，來減小功率損耗。如果負載很大，由前述分析，M20的電流會增大，來增加驅動電流加速驅動電壓Vbd快速上升到Vbd_th。同樣，在bd端電壓上升到Vbd_th時，M20支路關閉，驅動電流迅速降低，來減小功率損耗。
[0050]對于驅動電流電路102，在M20支路關閉后，驅動電流很小，來維持功率開關管開啟。在pwm信號變為低電平時，M17和M23管打開，M21管關閉。bd端電壓在M23管的作用下迅速下降至低電平。同時，M13和M14的柵電壓被拉低，因此M15和M16的柵電壓被拉高，以此防止電流的串通。
[0051]綜上，在負載大小不同時，本發明實施例的自適應驅動電路可以變換輸出驅動電壓的大小、從而變換輸出驅動電流的大小，縮小了不同負載下系統延時的差異，從而提高了轉換效率。
[0052]以上所述是本發明的優選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
【權利要求】
1.一種綠色開關電源芯片的自適應驅動電路，其特征在于，包括:延時器電路、驅動偏置電路、檢測電路、鉗位電路以及驅動電流電路； 所述檢測電路的輸出端與所述延時器電路的輸入端連接，所述延時器電路通過檢測所述檢測電路的輸出端的信號為高電平的時間來檢測驅動負載的大小； 與所述延時器電路的輸出端連接的偏置電壓電路，所述偏置電壓電路用于根據所述驅動負載的大小為所述驅動電流電路提供不同的偏置電壓； 與所述驅動電流電路連接的鉗位電路，所述鉗位電路用于限制驅動電流電路輸出端電壓的最大值； 所述驅動電流電路用于根據所述不同的偏置電壓，調節所述驅動電流電路輸出端電流的大小； 所述檢測電路與所述鉗位電路和所述驅動電流電路連接，所述檢測電路用于檢測所述驅動電流電路輸出端的電壓值，并傳輸至所述延時器電路。
2.根據權利要求1所述的自適應驅動電路，其特征在于，所述驅動偏置電路包括:第一反相器(104)、電流源(I)、第一開關管(Mil)、第二開關管(M12)、第一 NMOS管(Ml)、第二NMOS 管(M2)、第一 PMOS 管(M3)、第二 PMOS 管(M4)、第三 PMOS 管(M5)、第四 PMOS 管(M6)、第五PMOS管(M7)、第六PMOS管(M8)、第七PMOS管(M9)和第八PMOS管(MlO);其中， 所述延時器電路的輸出端一方面與所述第一反相器(104)的輸入端連接，另一方面與所述第一開關管(Mll)的柵極連接，所述第一反相器(104)的輸出端與所述第二開關管(M12)的柵極連接；所述第一開關管(Mll)的一端與所述第二 PMOS管(M4)的柵極和漏極連接后與所述電流源(I)的正極連接，所述電流源(I)的負極接地，所述第二 PMOS管(M4)的源極與所述第一 PMOS管(M3)的漏極和柵極連接，所述第一 PMOS管(M3)的源極與一電源電壓(VDD)連接；所述第二 PMOS管(M4)的柵極一方面與所述第六PMOS管(M8)的柵極連接，另一方面與所述第八PMOS管(MlO)的柵極連接； 所述第一開關管(Mll)的另一端分別與所述第二開關管(M12)的漏極和所述第四PMOS管(M6)的柵極連接，所述第二開關管(M12)的源極與所述電源電壓(VDD)連接，所述第四PMOS管(M6)的源極與所述第三PMOS管(M5)的漏極連接，所述第三PMOS管(M5)的源極與所述電源電壓(VDD)連接，所述第三PMOS管(M5)的柵極與所述第一 PMOS管(M3)的柵極連接；所述第六PMOS管(M8)的源極與所述第五PMOS管(M7)的漏極連接，所述第五PMOS管(M7)的源極與所述電源電壓(VDD)連接，所述第五PMOS管(M7)的柵極與所述第一PMOS管(M3)的柵極連接；所述第八PMOS管(MlO)的源極與所述第七PMOS管(M9)的漏極連接，所述第七PMOS管(M9)的源極與所述電源電壓(VDD)連接，所述第七PMOS管(M9)的柵極與所述第一 PMOS管(M3)的柵極連接； 所述第四PMOS管(M6)的漏極與所述第六PMOS管(M8)的漏極連接后與所述第一 NMOS管(Ml)短接的柵極和漏極連接并輸出第一偏置電壓(Vnbl)，所述第一 NMOS管(Ml)的源極接地；所述第八PMOS管(MlO)的漏極與所述第二 NMOS管(M2)短接的柵極和漏極連接并輸出第二偏置電壓(Vnb2)，所述第二 NMOS管(M2)的源極接地。
3.根據權利要求2所述的自適應驅動電路，其特征在于，所述驅動電流電路包括:第二反相器(105)、第一電阻(Rl)、第一二極管(Dl)、第九PMOS管(M13)、第十PMOS管(M14)、第^^一 PMOS 管(M15)、第十二 PMOS 管(M16)、第三 NMOS 管(M17)、第四 NMOS 管(M18)、第五NMOS 管(M19)、第六 NMOS 管(M20)、第七 NMOS 管(M21)、第八 NMOS 管(M22)和第九 NMOS 管(M23);其中， 一開關調制信號(Pwm) —方面與所述第二反相器(105)的輸入端連接，另一方面與所述第七NMOS管(M21)的柵極連接；所述第二反相器(105)的輸出端一方面與所述第三NMOS管(M17)的柵極連接，另一方面與所述第九NMOS管(M23)的柵極連接，所述第三NMOS管(M17)的漏極一方面與所述第九PMOS管(M13)的柵極和漏極連接，另一方面串聯第一電阻(Rl)后與所述電源電壓(VDD)連接；所述第九PMOS管(M13)的源極、所述第十PMOS管(M14)的源極、所述第i^一 PMOS管(M15)源極和所述第十二 PMOS管(M16)的源極均與所述電源電壓(VDD)連接，所述第九PMOS管(M13)的柵極和所述第十PMOS管(M14)的柵極連接，所述第十PMOS管(M14)的漏極與所述第十一 PMOS管(M15)短接的柵極和漏極連接，所述第i^一 PMOS管(M15)的柵極和所述第十二 PMOS管(M16)的柵極連接； 所述第三NMOS管(M17)的源極與所述第四NMOS管(M18)的漏極連接，所述第四NMOS管(M18)的柵極與所述第一偏置電壓(Vnbl)連接，所述第四NMOS管(M18)的源極接地；所述第十PMOS管(M14)的漏極分別與所述第五NMOS管(M19)的漏極和所述第七NMOS管(M21)的漏極連接，所述第五NMOS管(M19)的源極與所述第六NMOS管(M20)的漏極連接，所述第六NMOS管(M20)的柵極與所述第一偏置電壓(Vnbl)連接，所述第六NMOS管(M20)的源極接地；所述第七NMOS管(M21)的源極與所述第八NMOS管(M22)的漏極連接，所述第八NMOS管(M22)的柵極與所述第二偏置電壓(Vnb2)連接，所述第八NMOS管(M22)的源極接地；所述第五NMOS管(M19)的柵極與所述檢測電路(106)的輸出端連接； 所述第十二 PMOS管(M16)的漏極與所述第一二極管(Dl)的陽極連接，所述第一二極管(Dl)的陰極與所述鉗位電路(107)連接并輸出電壓(Vbd)，所述第九NMOS管(M23)的漏極與所述鉗位電路(107)連接和所述第九NMOS管(M23)的源極接地。
4.根據權利要求3所述的自適應驅動電路，其特征在于，所述鉗位電路(107)包括:第二電阻(R2)、第二二級管(D2)、第三二極管(D3)、第十NMOS管(M24);其中， 所述第二電阻(R2)的一端所述第一二極管(Dl)的陰極連接并輸出所述電壓(Vbd)，所述第二電阻(R2)的另一端分別與所述第九NMOS管(M23)的漏極和所述第二二級管(D2)的陰極連接，所述第二二級管(D2)的陽極與所述第三二極管(D3)的陰極連接，所述第三二極管(D3)的陽極與所述第十NMOS管(M24)的柵極和漏極連接后與所述檢測電路(106)的輸入端連接，所述第十NMOS管(M24)的源極接地。
5.根據權利要求4所述的自適應驅動電流，其特征在于，所述第二二級管(D2)和所述第三二極管(D3)為齊納二級管。
【文檔編號】H03K17/567GK104300952SQ201410609694
【公開日】2015年1月21日 申請日期:2014年11月3日 優先權日:2014年11月3日
【發明者】吳強, 朱樟明, 劉簾曦, 楊銀堂, 高紅 申請人:西安電子科技大學