本發明涉及產生具有不同相位的時鐘信號，尤其涉及一種時鐘產生器(如注入鎖定(injection-locked)的相位旋轉器)，該時鐘產生器使用電阻元件以產生次柵(sub-gate)延遲，和/或，使用基于共模電壓的鎖頻環(frequency-locked loop，FLL)電路來降低頻率偏移。

背景技術：

許多電子系統包括一個或多個同步元件，該一個或多個同步元件依靠大致同時接收到的相關信號來維持該電子系統的合適的操作特性。在一些情況中，可以由一個或多個源自公共源的時鐘信號來使系統元件之間的數據轉移同步。系統元件可以經由時鐘網絡接收時鐘信號，該時鐘網絡可以包括時鐘產生和分配電路。因此，為了各式電子應用中的準確的時序控制，本領域需要一種能夠產生具有微小相位步長(phase step)的時鐘信號的時鐘產生器。

技術實現要素：

有鑒于此，本發明實施例提供了一種時鐘產生器及產生方法，可以使用電阻元件來產生次柵延遲，或者基于頻率鎖定環電路的共模電壓來降低頻率偏移。

本發明提供了一種時鐘產生器，包括：

多相可控振蕩器，具有多個相位節點，在該多個相位節點處分別產生具有不同相位的時鐘信號，該多相可控振蕩器包括：多個振蕩核心電路，且每個振蕩核心電路包括：

電阻元件，耦接在該多相可控振蕩器的第一相位節點和第二相位節點之間，其中該第一相位節點處產生的時鐘信號和該第二相位節點處產生的時鐘信號具有該多相可控振蕩器的相鄰相位；以及

反相器，用于從該多相可控振蕩器的一個相位節點接收輸入反饋時鐘信號，并根據該輸入反饋時鐘信號產生輸出反饋時鐘信號至該第二相位節點；

其中，該多個振蕩核心電路中的電阻元件在環形結構中級聯。

其中，進一步包括：

時鐘注入電路，用于接收至少一個參考時鐘信號，并且將該至少一個參考時鐘信號注入該多相可控振蕩器。

其中，進一步包括：

鎖頻環電路，用于監視該時鐘注入電路的共模電壓節點處的共模電壓，并產生頻率控制信號至該振蕩核心電路。

其中，所述鎖頻環電路用于降低所述多相可控振蕩器提供的時鐘信號的頻率與1/2的所述至少一個參考時鐘信號的頻率之間的偏移。

其中，該鎖頻環電路包括：

模數轉換器，用于采樣該共模電壓以產生采樣的共模電壓值；

斜率偵測電路，用于分析該采樣的共模電壓值以偵測與該共模電壓相關的斜率值，并且根據該斜率值確定頻率控制值；以及

數模轉換器，用于將該頻率控制值轉換為該頻率控制信號。

其中，所述時鐘注入電路包括：

多個注入型金屬氧化物半導體MOS電路，每個耦接至該多相可控振蕩器的第三相位節點和第四相位節點，其中該多個注入型MOS電路共享該共模電壓，該第三相位節點處產生的時鐘信號和該第四相位節點處產生的時鐘信號具有180°的相位差，并且經由至少一個注入型MOS電路將該至少一個參考時鐘信號注入該多相可控振蕩器。

其中，每個注入型MOS電路包括：

第一MOS晶體管，具有控制節點、耦接至該第三相位節點的第一連接節點和耦接至該共模電壓節點的第二連接節點；以及

第二MOS晶體管，具有控制節點、耦接至該共模電壓節點的第一連接節點和耦接至該第四相位節點的第二連接節點；

其中，當將該至少一個參考時鐘信號注入該注入型MOS電路時，該第一MOS晶體管和該第二MOS晶體管的控制節點接收至少一個參考時鐘信號。

其中，該時鐘注入電路包括：

多個注入型金屬氧化物半導體MOS電路，每個耦接至該多相可控振蕩器的第三相位節點和第四相位節點，其中，該第三相位節點處產生的時鐘信號和該第四相位節點處產生的時鐘信號具有180°的相位差；以及

至少一個多工器，包括：多個開關，分別耦接至該多個注入型MOS電路，其中，該至少一個多工器用于接收該至少一個參考時鐘信號，并傳送該至少一個參考時鐘信號給至少一個注入MOS電路。

本發明提供了一種時鐘產生器，包括：

多相可控振蕩器，具有多個相位節點，分別在該多個相位節點處產生具有不同相位的時鐘信號；

時鐘注入電路，用于接收至少一個參考時鐘信號，并且將該至少一個參考時鐘信號注入該多相可控振蕩器；以及

鎖頻環電路，用于監視該時鐘注入電路的共模電壓節點處的共模電壓，并產生頻率控制信號至該多相可控振蕩器。

其中，所述鎖頻環電路用于降低所述多相可控振蕩器提供的時鐘信號的頻率與1/2的所述至少一個參考時鐘信號的頻率之間的偏移。

其中，所述鎖頻環電路，包括：

模數轉換器，用于采樣該共模電壓以產生采樣的共模電壓值；

斜率偵測電路，用于分析該采樣的共模電壓值以偵測與該共模電壓相關的斜率值，并且根據該斜率值確定頻率控制值；以及

數模轉換器，用于將該頻率控制值轉換為該頻率控制信號。

其中，所述時鐘注入電路包括：

多個注入型金屬氧化物半導體MOS電路，每個耦接至該多相可控振蕩器的第一相位節點和第二相位節點，其中該多個注入型MOS電路共享該共模電壓，該第一相位節點處產生的時鐘信號和該第二相位節點處產生的時鐘信號具有180°的相位差，并且經由至少一個注入型MOS電路將該至少一個參考時鐘信號注入該多相可控振蕩器。

其中，每個注入型MOS電路包括：

第一MOS晶體管，具有控制節點、耦接至該第一相位節點的第一連接節點和耦接至該共模電壓節點的第二連接節點；以及

第二MOS晶體管，具有控制節點、耦接至該共模電壓節點的第一連接節點和耦接至該第二相位節點的第二連接節點；

其中，當將該至少一個參考時鐘信號注入該注入型MOS電路時，該第一MOS晶體管和該第二MOS晶體管的控制節點接收至少一個參考時鐘信號。

本發明提供了一種時鐘產生方法，包括：

配置多相可控振蕩器為具有多個振蕩核心電路，其中每個振蕩核心電路包括：電阻元件和反相器；該電阻元件耦接在該多相可控振蕩器的第一相位節點和第二相位節點之間，其中該第一相位節點處產生的時鐘信號和該第二相節點處產生的時鐘信號具有該多相可控振蕩器的相鄰相位；其中，該反相器用于從該多相可控振蕩器的一個相位節點接收輸入反饋時鐘信號，并根據該輸入反饋時鐘信號產生輸出反饋時鐘信號至該第二相位節點；以及

使用該多相可控振蕩器來分別在多個相位節點提供具有不同相位的時鐘信號；

其中，該多個振蕩核心電路中的電阻元件在環形結構中級聯。

其中，進一步包括：

使用時鐘注入電路來接收至少一個參考時鐘信號，并且將該至少一個參考時鐘信號注入該多相可控振蕩器。

其中，進一步包括：

監視該時鐘注入電路的共模電壓節點處的共模電壓；以及

產生頻率控制信號至該振蕩核心電路，以降低該至少一個參考時鐘信號和該多相可控振蕩器提供的時鐘信號之間的頻率偏移。

其中，所述監視所述共模電壓的步驟包括：

執行模數轉換以采樣該共模電壓，從而產生采樣的共模電壓值；以及

分析該采樣的共模電壓值以偵測與該共模電壓相關的斜率值，并且根據該斜率值確定頻率控制值；

所述產生所述頻率控制信號的步驟包括：

執行數模轉換以將該頻率控制值轉換為該頻率控制信號。

其中，將該至少一個參考時鐘信號注入該多相可控振蕩器的步驟包括：

配置該時鐘注入電路為具有多個注入型金屬氧化物半導體MOS電路，且每個注入型MOS電路耦接至該多相可控振蕩器的第三相位節點和第四相位節點，其中該多個注入型MOS電路共享該共模電壓，在該第三相位節點處產生的時鐘信號和該第四相位節點處產生的時鐘信號具有180°的相位差；以及

經由至少一個注入型MOS電路將該至少一個參考時鐘信號注入該多相可控振蕩器。

其中，每個注入型MOS電路包括：

第一MOS晶體管，具有控制節點、耦接至該第三相位節點的第一連接節點和耦接至該共模電壓節點的第二連接節點；以及

第二MOS晶體管，具有控制節點、耦接至該共模電壓節點的第一連接節點和耦接至該第四相位節點的第二連接節點；

其中，當該至少一個參考時鐘信號注入該注入型MOS電路時，該第一MOS晶體管和該第二MOS晶體管的控制節點接收至少一個參考時鐘信號。

其中，將該至少一個參考時鐘信號注入該多相可控振蕩器的步驟包括：

使用多個注入型金屬氧化物半導體MOS電路，每個注入型MOS電路耦接至該多相可控振蕩器的第三相位節點和第四相位節點，其中，在該第三相位節點處產生的時鐘信號和該第四相位節點處產生的時鐘信號具有180°的相位差；以及

控制多個分別耦接至該多個注入型MOS電路的開關，以傳送該至少一個參考時鐘信號給至少一個注入型MOS電路。

本發明提供了一種時鐘產生方法，包括：

使用多相可控振蕩器來在多個相位節點處分別提供具有不同相位的時鐘信號；

使用時鐘注入電路來接收至少一個參考時鐘信號，并且將該至少一個參考時鐘信號注入該多相可控振蕩器；以及

監視該時鐘注入電路的共模電壓節點處的共模電壓，并產生頻率控制信號至該多相可控振蕩器，以降低該至少一個參考時鐘信號和該多相可控振蕩器提供的時鐘信號之間的頻率偏移。

其中，所述監視所述共模電壓的步驟包括：

執行模數轉換以采樣該共模電壓，從而產生采樣的共模電壓值；以及

分析該采樣的共模電壓值以偵測與該共模電壓相關的斜率值，并且根據該斜率值確定頻率控制值；

所述產生所述頻率控制信號的步驟包括：

執行數模轉換以將該頻率控制值轉換為該頻率控制信號。

本發明實施例的有益效果是：

本發明實施例的時鐘產生器，其多相可控振蕩器中的振蕩核心電路包括電阻元件，由于電阻元件耦接在兩個相位節點之間且多相可控振蕩器中的各電阻元件在環形結構中級聯，因此該時鐘產生器可以使用電阻元件來產生兩個相位節點之間的相位延遲。

另外，本發明實施例的時鐘產生器，通過鎖頻環電路來監視時鐘注入電路的共模電壓，并基于該共模電壓來產生頻率控制信號以控制多相可控振蕩器，從而減少時鐘信號之間的頻率偏移，例如多相可控振蕩器提供的時鐘信號的頻率與1/n的參考時鐘信號的頻率之間的偏移。

附圖說明

圖1是根據本發明實施例的注入鎖定的相位旋轉器的結構示意圖；

圖2是根據本發明實施例的振蕩核心電路的結構示意圖；

圖3是根據本發明實施例的多相可控振蕩器的結構示意圖；

圖4A至4D示意了注入型MOS電路的多個示范性設計；

圖5是根據本發明實施例的多工器的結構示意圖；

圖6是根據本發明實施例的時鐘注入電路和多相可控振蕩器的第一電路設計的結構示意圖；

圖7是根據本發明實施例的時鐘注入電路和多相可控振蕩器的第二電路設計的結構示意圖；

圖8A和8B是根據本發明實施例的注入鎖定的相位旋轉器的第一注入場景的示意圖；

圖9A和9B是根據本發明實施例的注入鎖定的相位旋轉器的第二注入場景的示意圖；

圖10A和10B是根據本發明實施例的注入鎖定的相位旋轉器的第三注入場景的示意圖；

圖11是根據本發明實施例的頻率偏移和共模電壓之間的關系的示意圖；

圖12是根據本發明實施例的FLL(Frequency Locked Loop，鎖頻環)電路的結構示意圖。

具體實施方式

為了使本發明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

在本申請說明書及權利要求當中使用了某些詞匯來指稱特定的組件。本領域技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求并不以名稱的差異作為區分組件的方式，而是以組件在功能上的差異作為區分的準則。在通篇說明書及權利要求當中所提及的“包括”、“包含”為一開放式的用語，故應解釋成“包括(含)但不限定于”。另外，“耦接”一詞在此為包括任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接至該第二裝置，或透過其它裝置或連接手段間接地電氣連接至該第二裝置。

圖1是根據本發明實施例的注入鎖定的相位旋轉器(injection-locked phase rotator)的結構示意圖。該注入鎖定的相位旋轉器100可以視為接收至少一個參考時鐘信號CKIN[i]并且根據該至少一個參考時鐘信號CKIN[i]產生具有不同相位的輸出時鐘信號CKOUT[i]的時鐘產生器。例如，參考時鐘信號CKIN[i]的數量可以為k，其中k為大于或等于1的整數。如圖1所示，注入鎖定的相位旋轉器100包括：時鐘注入電路(clock injection circuit)102，多相可控振蕩器(multi-phase controllable oscillator)104，以及FLL(Frequency-Locked Loop，鎖頻環)電路106。多相可控振蕩器104可以為多相VCO(Voltage-Controlled Oscillator，壓控振蕩器)，用于在多個相位節點處提供多個具有不同相位的時鐘信號CKOUT[i]。例如，多相可控振蕩器104提供的多相時鐘信號CKOUT[i]的數量可以為M，其中M為大于1的整數。多相時鐘信號CKOUT[i]中的至少部分(即部分或全部)可以由一個或多個應用設備使用。在本實施例中，將多相可控振蕩器104配置為具有M個振蕩核心電路122[0]～122[M–1]。圖2是根據本發明實施例的振蕩核心電路的結構示意圖。振蕩核心電路122[n]可以是M個振蕩核心電路122[0]～122[M–1]中的任意一個，其中n是從0至(M–1)中選出的整數。振蕩核心電路122[n]包括電阻元件202[n]和反相器204[n]。電阻元件202[n]耦接在多相可控振蕩器104的兩個相位節點P[n–1]和P[n]之間，其中分別在相位節點P[n–1]和P[n]處產生的時鐘信號CKOUT[n–1]和CKOUT[n]具有多相可控振蕩器104的相鄰相位。也就是說，時鐘信號CKOUT[n–1]和CKOUT[n]之間的相位差為多相可控振蕩器的一個相位步長。舉例而言但不是限制，電阻元件202[n]可以由金屬電阻器、多晶硅電阻器或者MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電阻器來實現。

在本實施例中，振蕩核心電路122[0]～122[M–1]以環形結構的方式級聯。因此，當圖2所示的相位節點P[n–1]為相位節點P[0]時，圖2中所示的相位節點P[n]為相位節點P[1]，以及當圖2中所示的相位節點P[n–1]為相位節點P[M–1]時，圖2中所示的相位節點P[n]為相位節點P[0]。反相器204[n]用于從多相可控振蕩器104的一個相位節點P[n–k]接收輸入反饋時鐘信號CKOUT[n–k]，并且根據該輸入反饋時鐘信號CKOUT[n–k]產生至相位節點P[n]的輸出反饋時鐘信號其中k為從1～(M–1)中選出的整數。在相位節點P[n–k]和P[n]處分別產生的時鐘信號CKOUT[n–k]和CKOUT[n]之間的相位差具有k個多相可控振蕩器104的相位步長。例如，當k＝2且圖2所示的相位節點P[n]為相位節點P[2]時，則圖2所示的相位節點P[n–k]為相位節點P[0]，如此在相位節點P[0]產生的時鐘信號充當圖2所示的輸入反饋時鐘信號CKOUT[n–k]。在另一個示例中，當k＝2且圖2所示的相位節點P[n]為相位節點P[1]時，圖2所示的相位節點P[n–k]為相位節點P[M–1]，如此在相位節點P[M–1]處產生的時鐘信號充當圖2所示的輸入反饋時鐘信號CKOUT[n–k]。圖3是根據本發明實施例的多相可控振蕩器的結構示意圖。圖1中所示的多相可控振蕩器104可以由M＝64的多相可控振蕩器300來實現。但是，這僅是說明的目的而不意味著對本發明的限制。

時鐘注入電路102接收至少一個時鐘源產生的至少一個參考時鐘信號，其中每個參考時鐘信號CKIN[i]具有固定的相位。例如，時鐘注入電路102接收k個參考時鐘信號CKIN[0]～CKIN[k–1]，其中k為大于或等于1的整數，這取決于實際的設計考量。在一個示范性設計中，時鐘注入電路102可以接收單個參考時鐘信號CKIN[0]，其中k＝1。在另一示范性設計中，時鐘注入電路102可以接收一對差分參考時鐘信號CKIN[0]和CKIN[1]，其中K＝2。在又另一示范性設計中，時鐘注入電路102可以接收多相的參考時鐘輸入，包括：具有相同頻率和不同相位的時鐘信號CKIN[0]～CKIN[k–1]，其中K＞2。在本實施例中，每個參考時鐘信號CKIN[i]的中心頻率Freq_inj是多相可控振蕩器104的不同相位節點提供的時鐘信號CKOUT[i]的中心頻率Freq_freerun的2倍，即Freq_inj＝2Freq_freerun。

至于時鐘注入電路102，其包括：至少一個多工器(如k個多工器112[0]～112[k–1])以及多個注入型(injection)MOS電路(如M/2個注入型MOS電路114[0]～114[M/2–1])。在本實施例中，每個注入型MOS電路耦合至多相可控振蕩器104的兩個相位節點。因此，注入型MOS電路114[0]～114[M/2–1]的數量為多相可控振蕩器104提供的時鐘相位的數量的一半。

圖4A～圖4D為注入型MOS電路的不同實施例的結構示意圖。注入型MOS電路114[n]可以用來實現注入型MOS電路114[0]～114[M/2–1]中的任意一個。如圖4A所示，注入型MOS電路114[n]包括：一個第一MOS晶體管M1和一個第二MOS晶體管M2，其中第一MOS晶體管M1和第二MOS晶體管M2均為N溝道MOS(NMOS)晶體管。注入型MOS電路114[n]耦接至多相可控振蕩器104的兩個相位節點P[n]和P[n–M/2]，其中相位節點P[n]和P[n–M/2]處產生的時鐘信號具有180°的相位差。第一MOS晶體管M1具有控制點、第一連接節點和第二連接節點，其中第一連接節點耦接至相位節點P[n]，第二連接節點耦接至時鐘注入電路102的共模電壓(common–mode voltage，VCM)節點。第二MOS晶體管M2具有控制節點，第一連接節點和第二連接節點，其中第一連接節點耦接至時鐘注入電路102的共模電壓(VCM)節點，第二連接節點耦接至相位節點P[n–M/2]。在參考時鐘信號CKIN[i](可以表示時鐘注入電路102接收到的單個參考時鐘信號，或者表示時鐘注入電路102接收的多個參考時鐘信號之一)被選擇并且被注入至注入型MOS電路114[n]的情形中，第一MOS晶體管M1和第二MOS晶體管M2的控制節點接收參考時鐘信號CKIN[i]。可替換地，可以修改注入型MOS電路114[n]以使用P溝道MOS(PMOS)晶體管M1′和M2′來替換NMOS晶體管M1和M2，如圖4B所示。

在一些實施例中，可以使用大于1個的第一MOS晶體管和大于1個的第二MOS晶體管來實現注入型MOS電路114[n]。如圖4C所示，注入型MOS電路114[n]包括：多個第一MOS晶體管M11，M12和多個第二MOS晶體管M21，M22，其中第一MOS晶體管M11，M12和第二MOS晶體管M21，M22均為NMOS晶體管。第一MOS晶體管M11具有控制節點，第一連接節點和第二連接節點，其中第一連接節點通過第一MOS晶體管M12耦接至相位節點P[n]，第二連接節點耦接至時鐘注入電路102的VCM節點。第一MOS晶體管M12具有控制節點，第一連接節點和第二連接節點，其中第一連接節點耦接至相位節點P[n]，第二連接節點通過第一MOS晶體管M11耦接至時鐘注入電路102的VCM節點。第二MOS晶體管M21具有控制節點，第一連接節點和第二連接節點，其中第一連接節點通過第二MOS晶體管M22耦接至相位節點P[n–M/2]，第二連接節點耦接至時鐘注入電路102的VCM節點。第二MOS晶體管M22具有控制節點，第一連接節點和第二連接節點，其中第一連接節點通過第二MOS晶體管M21耦接至時鐘注入電路102的VCM節點，第二連接節點耦接至相位節點P[n–M/2]。在參考時鐘信號CKIN[i](可以表示時鐘注入電路102接收到的單個參考時鐘信號，或者可以表示時鐘注入電路102接收到的多個參考時鐘信號之一)被選擇并被注入至注入型MOS電路114[n]的情形中，第一MOS晶體管M11，M12和第二MOS晶體管M21，M22的控制節點接收參考時鐘信號CKIN[i]。可替換地，可以修改注入型MOS電路114[n]，以使用PMOS晶體管M11′，M12′，M21′和M22′來替換NMOS晶體管M11，M12，M21和M22，如圖4D所示。

需要注意的是，圖4A～4D所示的這些注入型MOS電路設計僅是出于說明目的，并不意味著對本發明的限制。例如，任何具有共模電壓提取能力的注入型MOS電路均可以由時鐘注入電路102使用。

時鐘注入電路102進一步包括：多工器112[0]～112[k–1]，用于控制參考時鐘信號CKIN[0]～CKIN[K–1]的傳輸。多工器112[0]～112[k–1]的數量取決于參考時鐘信號CKIN[0]～CKIN[K–1]的數量。例如，當時鐘注入電路102用于接收單個參考時鐘信號時，將時鐘注入電路102配置為具有單個多工器。對于另一示例，當時鐘注入電路102用于接收一對差分參考時鐘信號時，將時鐘注入電路102配置為具有兩個多工器。在本實施例中，將一個多工器配置為接收一個參考時鐘信號，并且控制該多工器將該參考時鐘信號傳送至一個或多個注入型MOS電路。也就是說，多工器充當相位選擇器，以將進入的參考時鐘信號傳送至被選擇的注入型MOS電路，以用于在多相可控振蕩器104的被選擇的相位處進行時鐘注入。圖5是根據本發明實施例的多工器的結構示意圖。多工器112[i]可以為圖1所示的多工器112[0]～112[k–1]中的任意一個。多工器112[i]包括：多個開關SW[0]～SW[M/2–1]，耦接至注入型MOS電路114[0]～114[M/2–1]，其中開關SW[0]～SW[M/2–1]分別受開關控制信號S[0]～S[M/2–1]的控制。在一個示范性設計中，開關SW[0]～SW[M/2–1]中的每一個均可以由傳輸門來實現。在另一示范性設計中，開關SW[0]～SW[M/2–1]中的每一個均可以由三態緩沖器(tri-state buffer)來實現。

如圖5所示，參考時鐘信號CKIN[i]通過AC(Alternating Current，交流)耦合緩沖器(其可以使用電容C來實現)，并且由經過電阻R傳輸的偏置電壓VB對其進行電平移動(level-shift)。如果需要將參考時鐘信號CKIN[i]供給至注入型MOS電路114[n]，則將開關控制信號S[n]設置為“1”以接通相關的開關SW[n]，其中n為從0～(M/2–1)中選出的整數。在僅需要參考時鐘信號CKIN[i]供給至一個注入型MOS電路的情形中，僅接通一個選擇的開關，同時斷開開關SW[0]～SW[M/2–1]中其余的開關。在另一需要參考時鐘信號CKIN[i]供給至多個注入型MOS電路的情形中，僅接通多個被選擇的開關，同時斷開開關SW[0]～SW[M/2–1]中其余的(未被選擇的)開關。

圖6是根據本發明實施例的多相可控振蕩器的時鐘注入電路的第一電路設計的結構示意圖。在本實施例中，M＝64且K＝1。因此，時鐘源產生具有固定頻率的單個參考時鐘信號CKIN[0]，并提供給時鐘注入電路，并且將該時鐘注入電路配置為具有單個多工器(由MUX[0]來表示)和64個注入型MOS電路(統一用INJ_MOS來表示)。舉例而言，多工器MUX[0]可以使用圖5所示的示范性的多工器設計來實現，和/或，每個注入型MOS電路可以使用圖4A～4D所示的示范性的注入型MOS電路設計來實現。進一步地，多相可控振蕩器(由VCO來表示)可以用于在64個相位節點P[0]～P[63]提供64個時鐘信號。舉例而言，多相可控振蕩器VCO中的每個振蕩核心電路可以使用圖2所示的示范性的振蕩核心電路設計來實現，和/或，多相可控振蕩器可以具有圖3所示的示范性的配置。

在可選設計中，參考時鐘信號的數量可以大于1。圖7為根據本發明實施例的時鐘注入電路和多相可控振蕩器的第二電路設計的結構示意圖。在本實施例中，M＝64且k＝2。例如，兩個參考時鐘信號CKIN[0]和CKIN[1]可以形成一對彼此具有180°相位差的差分時鐘信號，并且可以將參考時鐘信號CKIN[0]和CKIN[1]中的一個或者兩個注入多相可控振蕩器以設置相位旋轉。在時鐘注入電路中實現的多工器的數量可以等于參考時鐘信號的數量。因此，時鐘注入電路接收參考時鐘信號CKIN[0]和CKIN[1]，并且時鐘注入電路具有兩個多工器(由MUX[0]和MUX[1]來表示)和64個注入型MOS電路(統一由INJ_MOS來表示)。多工器MUX[0]用于傳送參考時鐘信號CKIN[0]至一個或多個注入型MOS電路，以及多工器MUX[1]用于傳送另一參考時鐘信號CKIN[1]至一個或多個注入型MOS電路。舉例而言，每個多工器可以使用圖5所示的示范性的多工器設計來實現，和/或，每個注入型MOS電路可以使用圖4A～4D所示的示范性的注入型MOS電路設計來實現。進一步地，多相可控振蕩器(由VCO來表示)可以用于在64個相位節點P[0]～P[63]處提供64個時鐘信號。舉例而言，多相可控振蕩器中的每個振蕩核心電路可以使用圖2所示的示范性的振蕩核心電路設計來實現，和/或，多相可控振蕩器VCO可以具有圖3所示的示范性的配置。

總之，時鐘注入電路中實現的多工器數量取決于參考時鐘信號的數量。如果，參考時鐘信號的數量為k，則將時鐘注入電路配置為具有k個多工器，其中每個多工器具有多個開關，并且每個開關耦接至一個注入型MOS電路。因此，注入型MOS電路具有k個候選的注入時鐘輸入，并且當耦接在該注入型MOS電路和注入時鐘輸入之間的一個開關接通時，該注入型MOS電路接收注入時鐘輸入。

通過控制至少一個參考時鐘信號(如CKIN[0]和CKIN[1])的注入，可以恰當地旋轉在多相可控振蕩器的不同相位節點處產生的時鐘信號的相位。圖8A和圖8B示出了根據本發明實施例的注入鎖定的相位旋轉器的第一注入場景的示意圖。假設具有兩個參考時鐘信號CKIN[0]和CKIN[1]的注入鎖定的相位旋轉器具有32個相位節點P[0]～P[31]，在該32個相位節點P[0]～P[31]處分別產生具有不同相位但是頻率相同的32個時鐘信號。例如，可以將圖7所示的電路設計修改為僅具有32個相位節點P[0]～P[31]和僅具有16個開關控制信號S[0]～S[15]，并且注入鎖定的相位旋轉器可以由此修改后的電路設計來實現。在第一注入場景中，將開關控制信號S[0]設置為具有邏輯高電平“1”，而將其余開關控制信號S[1]～S[15]設置為具有邏輯低電平“0”。因此，僅接通受開關控制信號S[0]控制的開關，以傳送參考時鐘信號CKIN[0]至注入型MOS電路，并且該注入型MOS電路連接至接通的開關的輸出口以及連接至多相可控振蕩器的兩個相位節點P[0]和P[16]。換句話說，僅將參考時鐘信號CKIN[0]注入多相可控振蕩器。如圖8A和8B所示，在相位節點P[0]和P[16]處產生的時鐘具有180°的相位差，并且在相位節點P[0]和P[16]處的時鐘的零交點(zero-crossing)的時間與注入的參考時鐘信號CKIN[0]具有最大幅度的時間對齊。根據多相可控振蕩器的設計，相位節點P[0]和P[8]處產生的時鐘具有90°的相位差，并且相位節點P[16]和P[24]處產生的時鐘具有90°的相位差。由于參考時鐘信號CKIN[0]和CKIN[1]中的每一個的中心頻率均為多相可控振蕩器的每個相位節點P[0]～P[31]提供的時鐘信號的中心頻率的2倍，因此相位節點P[8]和P[24]處的時鐘的零交點的時間與參考時鐘信號CKIN[1]具有最大幅度的時間對齊。

當調整參考時鐘信號CKIN[0]的注入點時，在相位節點P[0]～P[31]處產生的時鐘信號的相位相應地旋轉。圖9A和9B為根據本發明實施例的注入鎖定的相位旋轉器的第二注入方案的示意圖。在第二注入方案中，將開關控制信號S[1]設置為具有邏輯高電平“1”，以及將其余的開關控制信號S[0]和S[2]～S[15]設置為具有邏輯低電平“0”。因此，僅接通受開關控制信號S[1]控制的開關，以傳送參考時鐘信號CKIN[0]至注入型MOS電路，并且該注入型MOS電路連接至接通的開關的輸出口并且連接至多相可控振蕩器的兩個相位節點P[1]和P[17]。如圖9A和9B所示，在相位節點P[1]和P[17]處產生的時鐘具有180°的相位差，并且在相位節點P[1]和P[17]處的時鐘的零交點(zero-crossing)的時間與注入的參考時鐘信號CKIN[0]具有最大幅度的時間對齊。根據多相可控振蕩器的設計，在相位節點P[1]和P[9]處產生的時鐘具有90°的相位差，并且在相位節點P[17]和P[25]處產生的時鐘具有90°的相位差。由于參考時鐘信號CKIN[0]和CKIN[1]中的每一個的中心頻率均為多相可控振蕩器的每個相位節點P[0]～P[31]處提供的時鐘信號的中心頻率的2倍，因此在相位節點P[9]和P[25]處的時鐘的零交點的時間與參考時鐘信號CKIN[1]具有最大幅度的時間對齊。由于通過調整時鐘注入來使得相位旋轉，因此在圖8A和8B所示的第一注入場景下，相位節點P[0]處產生的時鐘的相位不同于在圖9A和9B所示的第二注入場景下相位節點P[0]處產生的時鐘的相位，并且等于在圖9A和9B所示的第二注入場景下相位節點P[1]處產生的時鐘的相位。

圖10A和10B為根據本發明實施例的注入鎖定的相位旋轉器的第三注入場景的示意圖。在第三注入場景中，將開關控制信號S[2]設置為具有邏輯高電平“1”，并且將其余開關控制信號S[0]、S[1]、S[3]～S[15]設置為具有邏輯低電平“0”。因此，僅接通受開關控制信號S[2]控制的開關，以傳輸參考時鐘信號CKIN[0]至注入型MOS電路，并且該注入型MOS電路連接至接通的開關的輸出口并且連接至多相可控振蕩器的兩個相位節點P[2]和P[18]。如圖10A和10B所示，在相位節點P[2]和P[18]處產生的時鐘具有180°的相位差，并且在相位節點P[2]和P[18]處的時鐘的零交點(zero-crossing)的時間與注入的參考時鐘信號CKIN[0]具有最大幅度的時間對齊。根據多相可控振蕩器的設計，在相位節點P[2]和P[10]處產生的時鐘具有90°的相位差，并且在相位節點P[18]和P[26]處產生的時鐘具有90°的相位差。由于參考時鐘信號CKIN[0]和CKIN[1]中的每一個的中心頻率均為在多相可控振蕩器的每個相位節點P[0]～P[31]處提供的時鐘信號的中心頻率的2倍，因此在相位節點P[10]和P[26]處的時鐘的零交點的時間與參考時鐘信號CKIN[1]具有最大幅度的時間對齊。由于通過調整時鐘注入來使得相位旋轉，因此在圖8A和8B所示的第一注入場景下相位節點P[0]處產生的時鐘的相位不同于在圖10A和10B所示的第三注入場景下相位節點P[0]處產生的時鐘的相位，而等于在圖10A和10B所示的第三注入場景下相位節點P[2]處產生的時鐘的相位。

從圖8～10所示的示例可見，通過改變參考時鐘信號的注入點來旋轉多相可控振蕩器的相位節點處的時鐘相位。理想地，時鐘注入電路102接收的每個參考時鐘信號CKIN[i]的中心頻率Freq_inj均為多相可控振蕩器104的每個相位節點P[i]處提供的時鐘信號CKOUT[i]的中心頻率Freq_freerun的兩倍，其中，Freq_inj/2＝Freq_freerun。但是，由于特定因素，可能在至少一個參考時鐘信號CKIN[i]和多相可控振蕩器104提供的時鐘信號CKOUT[i]之間存在頻率偏移Freq_offset，其中Freq_offset＝Freq_inj/2–Freq_freerun。本發明提出使用具有共模電壓提取能力的注入型MOS電路，使得FLL電路106可以參考提取的共模電壓V_CM來調整多相可控振蕩器，從而降低頻率偏移。

圖11是根據本發明實施例的頻率偏移和共模電壓之間的關系的示意圖。如圖11所示，當頻率偏移Freq_offset為零偏移值時，在時鐘注入電路102的共模電壓節點處的共模電壓V_CM具有最大的電平。當頻率偏移Freq_offset為負偏移值并且逐漸地向零偏移值增加時，時鐘注入電路102的共模電壓節點處的共模電壓V_CM逐漸地向最大電平增加。當頻率偏移Freq_offset為正偏移值時且逐漸地向零偏移值減小時，時鐘注入電路102的共模電壓節點處的共模電壓V_CM逐漸地向最大電平增加。因此，根據關于共模電壓V_CM的斜率值(即共模電壓V_CM的變化率)可以估計頻率偏移Freq_offset。基于此觀察，FLL電路106可以用于監視共模電壓V_CM以適應性地調整輸出至多相可控振蕩器104的頻率控制信號FREQ_CTRL。例如，頻率控制信號FREQ_CTRL可以是提供給圖2所示的每個振蕩核心電路122[n]的反相器204的偏置電流。對另一示例，頻率控制信號FREQ_CTRL可以是提供給圖2所示的每個振蕩核心電路122[n]的反相器204的偏置電壓。

圖12是根據本發明實施例的FLL電路的結構示意圖。圖1所示的FLL電路106可以使用圖12所示的FLL電路1200來實現。FLL電路1200包括：ADC(Analog-To-Digital Converter，模數轉換器)1202、斜率偵測電路1204和DAC(Digital-To-Analog Converter，數模轉換器)1206。ADC1202用于根據采樣時鐘來執行模數轉換，以及采集共模電壓V_CM以在每個采樣期間產生一個采樣的共模電壓值D_CM。在一個示范性設計中，斜率偵測電路1204由使用運行共模電壓斜率偵測算法的數字信號處理器來實現。斜率偵測電路1204用于分析采樣的共模電壓值D_CM以偵測關于共模電壓V_CM的斜率值，以及根據該斜率值來確定頻率控制值D_CTRL。例如，斜率偵測電路1204可以參考由先前的采樣操作得到的采樣的共模電壓值D_CM和由當前的采樣操作得到的采樣的共模電壓值D_CM來估計斜率值。DAC用于根據頻率控制信號D_CTRL執行數模轉換，從而將頻率控制值D_CTRL轉換為頻率控制信號FREQ_CTRL，其中頻率控制信號FREQ_CTRL可以為多相可控振蕩器104的偏置電流或偏置電壓，這取決于實際的設計考量。

圖1所示的注入鎖定的相位旋轉器100的配置僅是本發明的一個實施例。任何使用了提供的注入鎖定的相位旋轉器100所擁有的一個或多個技術特征的時鐘產生器將落入本發明的范圍。例如，時鐘產生器可以使用提出的使用電阻元件來產生次柵延遲(sub-gate delay)的多相控制振蕩器。對于另一示例，時鐘產生器可以使用時鐘注入電路，并且該時鐘注入電路使用具有共模電壓提取能力的注入型MOS電路和參考提取的共模電壓來設置多相可控振蕩器的頻率控制信號的FLL電路，以降低頻率偏移。

以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。