技術總結
本發明公開了一種應用于SPAD探測器的高計數范圍的模擬計數電路。該電路由一個計數電容C、1個電阻R和15個MOS管組成，其中NMOS管MN3和MN4，PMOS管MP6，MP7，MP8和MP9以及電阻R構成一個Cascode偏置電路，為計數電路提供偏置，同時該偏置電路還為計數電路的輸出跟隨器提供了一個電流源負載，保證了計數器的線性輸出，該偏置電路還為限流PMOS管MP2提供了一個較高電平的偏置電壓，在計數電容充電的支路上起到了一個限制導通電流過大的作用。本發明還提出一種利用上述應用于SPAD探測器的高計數范圍的模擬計數電路進行計數的方法，其包含復位階段，計數階段和讀出階段三和階段。本發明可以降低電容面積，且計數范圍大，本發明還具有像素單元的填充系數高的優點。

技術研發人員：徐躍;李斌;羅瑞明;李鼎;趙庭晨
受保護的技術使用者：南京郵電大學
文檔號碼：201611128260
技術研發日：2016.12.09
技術公布日：2017.05.10