本發(fā)明涉及采樣誤差校準(zhǔn)電路技術(shù)領(lǐng)域，尤其涉及一種生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路及其校準(zhǔn)方法。

背景技術(shù)：

采樣誤差主要來(lái)源于采樣開(kāi)關(guān)的電荷注入、時(shí)鐘饋通，以及電路噪聲等因素，其中采樣開(kāi)關(guān)的電荷注入是導(dǎo)致誤差的主要原因，那么降低采樣開(kāi)關(guān)的電荷注入是解決的一大難題。

現(xiàn)有技術(shù)中，是采用以下技術(shù)進(jìn)行解決的：

請(qǐng)參閱圖1，圖1為簡(jiǎn)化的采樣保持電路的溝道電荷注入效應(yīng)的電路圖。

圖中MN_0為傳輸開(kāi)關(guān)，C_0為采樣電容，Vin為輸入信號(hào)，Vout為采樣信號(hào)。MN_0開(kāi)關(guān)打開(kāi)（VG為高電平）時(shí)，NMOS管溝道中會(huì)充滿(mǎn)負(fù)電荷（電子），當(dāng)MN_0開(kāi)關(guān)關(guān)斷時(shí)溝道中的負(fù)電荷向兩端散出，散出在C_0端的電荷會(huì)引起Vout的變化，引入了采樣誤差。一般情況下，溝道電荷注入是誤差來(lái)源的主要部分。此外，MOS開(kāi)關(guān)的寄生電容和噪聲同樣會(huì)引入誤差，這里不詳細(xì)分析此類(lèi)誤差。

對(duì)NMOS，注入電荷可表示為：

；

其中：

W為MOS溝道寬度；

L為MOS溝道長(zhǎng)度；

C_ox為MOS柵氧化層單位面積電容；

V_TH為MOS閾值電壓；

VDD為MOS導(dǎo)通時(shí)的電壓；

VIN為輸入電壓。

考慮體效應(yīng)V_TH可以表示為：

；

其中： 為MOS管體效應(yīng)系數(shù)； 是半導(dǎo)體靜電平衡勢(shì)壘。

現(xiàn)有的減小電荷注入效應(yīng)的方法主要有補(bǔ)償法和下極板采樣法。

1、補(bǔ)償法：

請(qǐng)參閱圖2，圖2為采用補(bǔ)償法進(jìn)行減小電荷注入效應(yīng)的電路圖。

采用PMOS管MP_1作為互補(bǔ)傳輸管，以及小尺寸的NMOS管MN_2做補(bǔ)償。MN_1和MN_2關(guān)斷時(shí)注入負(fù)電荷，MP_1關(guān)斷時(shí)注入正電荷，所以在關(guān)斷時(shí)能對(duì)兩種電荷中和減小總的注入電荷。

這種方法很難使注入的負(fù)電荷和正電荷相等，不適用于高精度電路，為了減小注入效應(yīng)需要增大采樣電容C_0，這會(huì)導(dǎo)致采樣速度降低和版圖面積增大。

2、下極板采樣法：

請(qǐng)參閱圖3，圖3為下極板采樣電路圖。

圖中，與為一對(duì)不交疊時(shí)鐘，在開(kāi)啟時(shí)與同時(shí)開(kāi)啟，在關(guān)斷時(shí)先于關(guān)斷，圖中所有開(kāi)關(guān)均存在電荷注入效應(yīng)。

在采樣階段，與同時(shí)導(dǎo)通，關(guān)斷；在保持階段，先于關(guān)斷，同時(shí)導(dǎo)通。關(guān)斷時(shí)，在運(yùn)放的正負(fù)輸入端形成了兩個(gè)近似浮空的節(jié)點(diǎn)，所以關(guān)斷時(shí)的注入電荷不再“疊加”到運(yùn)放輸入端，再由于運(yùn)放的高增益，導(dǎo)通后將產(chǎn)生的注入電荷平衡，這就消除了關(guān)斷產(chǎn)生的注入電荷。

上述電路不能消除關(guān)斷產(chǎn)生的注入電荷， 由于VCM是固定值，所以關(guān)斷產(chǎn)生的注入電荷也是固定的，這可以通過(guò)差分結(jié)構(gòu)消除。

這種下極板采樣電路需要一個(gè)高增益的運(yùn)放，而且精度依賴(lài)于差分電路器件的匹配性。

現(xiàn)有技術(shù)中，還會(huì)采用電荷守恒的原理來(lái)實(shí)現(xiàn)校準(zhǔn)的目的：

具體方法如下：

請(qǐng)參閱圖4，圖4為校準(zhǔn)電路采樣和校準(zhǔn)電壓的產(chǎn)生模塊電路圖。

電路基本原理是通過(guò)改變Vdac的電壓值來(lái)調(diào)整Vout。當(dāng)kv0斷開(kāi)，kn_c接入DAC時(shí)，由電容的分壓原理，可以得到Vdac變化量引起的Vout變化量為：

；

這里稱(chēng)為校準(zhǔn)電壓，結(jié)合校準(zhǔn)算法，可用于校準(zhǔn)采樣電壓Vout。

結(jié)合上述的電路基本原理，下面詳細(xì)描述此電路在實(shí)際應(yīng)用中的校準(zhǔn)過(guò)程。

請(qǐng)參閱圖5，圖5為采用電荷校準(zhǔn)采樣誤差的核心電路圖。

其中kv0和kn1為MOS傳輸門(mén)開(kāi)關(guān)，kn_c為MOS傳輸門(mén)構(gòu)成的2選1開(kāi)關(guān)，VCM為電路的中間電平，電壓為VDD/2。校準(zhǔn)的目的是帶誤差的VA逐漸逼近于VB。

電路的校準(zhǔn)過(guò)程如下：

第一：設(shè)置VIN=VB=VCM，kn_c接入VCM，DAC控制邏輯控制DAC輸出中間電平VCM，這時(shí)由于比較器存在失調(diào)（），比較器有一個(gè)輸出電平。

第二：開(kāi)關(guān)kv0斷開(kāi)，由于開(kāi)關(guān)的非理想效應(yīng)，VA端會(huì)引入誤差電壓，kn_c接入到DAC，此時(shí)DAC的輸出為VCM。

第三：逐次校準(zhǔn)：

若比較器初始輸出為高電平，說(shuō)明VA>VB（這里暫不考慮比較器失調(diào)），算法邏輯控制DAC輸出電壓降低一個(gè)步長(zhǎng)（LSB），這時(shí)VA變?yōu)椋瑢?duì)應(yīng)Vout變?yōu)椤Ｈ舸藭r(shí)比較器輸出仍為高電平，繼續(xù)將DAC輸出下降一個(gè)LSB，直到比較器輸出變?yōu)榈碗娖剑╒A<VB），這時(shí)DAC的控制碼即為校準(zhǔn)碼。在采樣電路工作時(shí)的保持階段（即開(kāi)關(guān)kv0斷開(kāi)后）將校準(zhǔn)碼加載到DAC即可實(shí)現(xiàn)對(duì)電路的校準(zhǔn)。

若比較器初始輸出為低電平，則DAC逐次升高一個(gè)輸出步長(zhǎng)(LSB)電壓，直到比較器輸出變?yōu)楦唠娖健?/p>

可以看到，為了能提供正向和負(fù)向的校準(zhǔn)電壓，需要提前將DAC的輸出設(shè)置到中間電平VCM，這樣導(dǎo)致DAC只有一半的輸出范圍用于正向和負(fù)向校準(zhǔn)電壓，沒(méi)有充分利用DAC的輸出范圍。根據(jù)公式校準(zhǔn)電壓的最大值為。一般來(lái)講和在相同的數(shù)量級(jí)，所以范圍在0.1~1。假設(shè)DAC的位數(shù)為N，則可以得到校準(zhǔn)電壓的最小步長(zhǎng)為：，

即。

VDD=3V，N=12時(shí)，校準(zhǔn)電壓步長(zhǎng)約為73uV。

一般來(lái)講需要校準(zhǔn)的電壓誤差在幾個(gè)毫伏，在高精度應(yīng)用中上述方法為了得到較高的校準(zhǔn)精度需要位數(shù)較高的DAC。

上述方案中，采用電荷守恒的技術(shù)來(lái)實(shí)現(xiàn)校準(zhǔn)的方案為最接近本發(fā)明的技術(shù)方案，但是存在以下缺點(diǎn)：

1、校準(zhǔn)精度受電容的限制，不能做到很高的精度。

2、需要較高位數(shù)的DAC，導(dǎo)致芯片面積和設(shè)計(jì)難度的增加。

而且存在的技術(shù)問(wèn)題有：校準(zhǔn)電壓的步長(zhǎng)受ADC參考電壓VDD的影響較大，校準(zhǔn)電壓的動(dòng)態(tài)范圍難以設(shè)置到毫伏級(jí)。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的目的是為了提供一種能夠解決上述問(wèn)題的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路及其校準(zhǔn)方法。

本發(fā)明提供了一種生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路，包括第一Mos晶體管MN1、第二Mos晶體管MP1、第一開(kāi)關(guān)kv0、第二開(kāi)關(guān)kn1、第三開(kāi)關(guān)kp1、采樣電容C0、固定電平輸入端VDD、接地端GND、輸入電壓端VIN、數(shù)字模擬轉(zhuǎn)換器DAC、節(jié)點(diǎn)輸出端子VA和控制邏輯單元CR，所述第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1為雙向開(kāi)關(guān)，所述數(shù)字模擬轉(zhuǎn)換器DAC上引出一個(gè)輸出電壓端子Vdac，所述第一Mos晶體管MN1的柵極VGN連接所述第二開(kāi)關(guān)kn1的一端，第二開(kāi)關(guān)kn1的另一端連接所述固定電平輸入端VDD或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，所述第二Mos晶體管MP1的柵極VGP連接所述第三開(kāi)關(guān)kp1的一端，第三開(kāi)關(guān)kp1的另一端連接所述接地端GND或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，且第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1不能同時(shí)連接所述數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，所述第一Mos晶體管MN1和第二Mos晶體管MP1的源級(jí)均與所述第一開(kāi)關(guān)kv0的一端連接，第一開(kāi)關(guān)kv0的另一端與所述輸入電壓端VIN連接，所述第一Mos晶體管MN1和第二Mos晶體管MP1的漏級(jí)同時(shí)連接所述節(jié)點(diǎn)輸出端子VA和采樣電容C0的一端，采樣電容C0的另一端接地，所述控制邏輯單元CR連接所述數(shù)字模擬轉(zhuǎn)換器DAC，控制邏輯單元CR通過(guò)控制所述數(shù)字模擬轉(zhuǎn)換器DAC來(lái)調(diào)整所述第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP，進(jìn)而控制第一Mos晶體管MN1和第二Mos晶體管MP1注入到節(jié)點(diǎn)輸出端子VA的電荷量。

進(jìn)一步的，所述第一Mos晶體管MN1為N型Mos晶體管，所述第二Mos晶體管MP1為P型Mos晶體管。

本發(fā)明還提供了上述校準(zhǔn)采樣誤差電路的校準(zhǔn)方法，具體校準(zhǔn)方法如下：

第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1控制對(duì)應(yīng)的第一Mos晶體管MN1和第二Mos晶體管MP1接入固定電平輸入端VDD或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，通過(guò)控制邏輯單元CR通過(guò)控制所述數(shù)字模擬轉(zhuǎn)換器DAC來(lái)調(diào)整所述第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP，進(jìn)而控制第一Mos晶體管MN1和第二Mos晶體管MP1注入到節(jié)點(diǎn)輸出端子VA的電荷量，從而改變第一Mos晶體管MN1和第二Mos晶體管MP1的電壓，使之逼近輸入電壓端VIN的電壓，從而達(dá)到消除誤差的目的，第一Mos晶體管MN1注入負(fù)電荷產(chǎn)生負(fù)的校準(zhǔn)電壓，第二Mos晶體管MP1注入正電荷產(chǎn)生正的校準(zhǔn)電壓。

當(dāng)?shù)谝婚_(kāi)關(guān)kv0斷開(kāi)時(shí)，第一Mos晶體管MN1和第二Mos晶體管MP1的溝道總電荷表示為：

；

。

當(dāng)?shù)谝籑os晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP改變時(shí)，第一Mos晶體管MN1和第二Mos晶體管MP1的溝道中的電荷量發(fā)生變化，變化的電荷注入到節(jié)點(diǎn)輸出端子VA，這里不考慮體效應(yīng)引起的變化，溝道中的電荷量變化表示為：

；

。

且有：

；

；

。

得到注入電荷引入的校準(zhǔn)電壓變化：

；

。

其中第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP的可變化范圍即為數(shù)字模擬轉(zhuǎn)換器DAC的輸出范圍，能夠看到與數(shù)字模擬轉(zhuǎn)換器DAC輸出呈線(xiàn)性關(guān)系，實(shí)際上用于自校準(zhǔn)，能保證單調(diào)性即可。

式中W、L、和構(gòu)成常系數(shù)，用過(guò)預(yù)先設(shè)定這個(gè)系數(shù)的值可以調(diào)整的最大變化范圍，一般來(lái)講數(shù)量級(jí)在10^-12，即pF級(jí)，的數(shù)量級(jí)在10^-15，即fF級(jí)，有，所以能夠通過(guò)的值估算的變化范圍的數(shù)量級(jí)在10^-3，即毫伏級(jí)別，校準(zhǔn)電壓的步長(zhǎng)為。

校準(zhǔn)精度，即步長(zhǎng)與數(shù)字模擬轉(zhuǎn)換器DAC和固定電平輸入端VDD無(wú)關(guān)，比例系數(shù)合理，在數(shù)字模擬轉(zhuǎn)換器DAC精度相同的情況下對(duì)比采用電容的方式，能極大的提高校準(zhǔn)的精度。

本發(fā)明提供的一種生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路及其校準(zhǔn)方法的優(yōu)點(diǎn)在于：

1、利用第一Mos晶體管MN1和第二Mos晶體管MP1的電荷注入來(lái)產(chǎn)生校準(zhǔn)電壓的方式，不僅減小了校準(zhǔn)的電壓步長(zhǎng)，而且校準(zhǔn)精度，即步長(zhǎng)與數(shù)字模擬轉(zhuǎn)換器DAC和固定電平輸入端VDD無(wú)關(guān)，比例系數(shù)更為合理，在DAC精度相同的情況下對(duì)比采用電容的方式，能極大的提高校準(zhǔn)的精度。

2、在相同精度下降低了對(duì)數(shù)字模擬轉(zhuǎn)換器DAC位數(shù)的要求，所需數(shù)字模擬轉(zhuǎn)換器DAC的位數(shù)至少能減小1位。

3、第一Mos晶體管MN1和第二Mos晶體管MP1的本身面積小于電容，能夠減小版圖所需的面積，在同等面積的芯片上，降低設(shè)計(jì)難度，從而節(jié)約大量資源和成本。

4、校準(zhǔn)電壓的動(dòng)態(tài)范圍能根據(jù)需要調(diào)整到合適的值，且能夠設(shè)置到毫伏級(jí)別，可控性能強(qiáng)。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中簡(jiǎn)化的采樣保持電路的溝道電荷注入效應(yīng)的電路圖；

圖2為現(xiàn)有技術(shù)中采用補(bǔ)償法進(jìn)行減小電荷注入效應(yīng)的電路圖；

圖3為現(xiàn)有技術(shù)中下極板采樣電路圖；

圖4為現(xiàn)有技術(shù)中校準(zhǔn)電路采樣和校準(zhǔn)電壓的產(chǎn)生模塊電路圖；

圖5為現(xiàn)有技術(shù)中采用電荷校準(zhǔn)采樣誤差的核心電路圖；

圖6為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的電路結(jié)構(gòu)示意圖；

圖7為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的工作原理圖；

圖8為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的擴(kuò)展電路圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

請(qǐng)參閱圖6，圖6為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的電路結(jié)構(gòu)示意圖。

所述生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路，包括第一Mos晶體管MN1、第二Mos晶體管MP1、第一開(kāi)關(guān)kv0、第二開(kāi)關(guān)kn1、第三開(kāi)關(guān)kp1、采樣電容C0、固定電平輸入端VDD、接地端GND、輸入電壓端VIN、數(shù)字模擬轉(zhuǎn)換器DAC、節(jié)點(diǎn)輸出端子VA和控制邏輯單元CR，所述第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1為雙向開(kāi)關(guān)，所述數(shù)字模擬轉(zhuǎn)換器DAC上引出一個(gè)輸出電壓端子Vdac，所述第一Mos晶體管MN1的柵極VGN連接所述第二開(kāi)關(guān)kn1的一端，第二開(kāi)關(guān)kn1的另一端連接所述固定電平輸入端VDD或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，所述第二Mos晶體管MP1的柵極VGP連接所述第三開(kāi)關(guān)kp1的一端，第三開(kāi)關(guān)kp1的另一端連接所述接地端GND或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，且第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1不能同時(shí)連接所述數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，所述第一Mos晶體管MN1和第二Mos晶體管MP1的源級(jí)均與所述第一開(kāi)關(guān)kv0的一端連接，第一開(kāi)關(guān)kv0的另一端與所述輸入電壓端VIN連接，所述第一Mos晶體管MN1和第二Mos晶體管MP1的漏級(jí)同時(shí)連接所述節(jié)點(diǎn)輸出端子VA和采樣電容C0的一端，采樣電容C0的另一端接地，所述控制邏輯單元CR連接所述數(shù)字模擬轉(zhuǎn)換器DAC，控制邏輯單元CR通過(guò)控制所述數(shù)字模擬轉(zhuǎn)換器DAC來(lái)調(diào)整所述第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP，進(jìn)而控制第一Mos晶體管MN1和第二Mos晶體管MP1注入到節(jié)點(diǎn)輸出端子VA的電荷量，這部分注入的電荷通過(guò)采樣電容C0在節(jié)點(diǎn)輸出端子VA上會(huì)造成微小的電壓變化，從而達(dá)到修正節(jié)點(diǎn)輸出端子VA的電壓的目的。

所述第一Mos晶體管MN1為N型Mos晶體管，所述第二Mos晶體管MP1為P型Mos晶體管。

校準(zhǔn)方法如下：

第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1控制對(duì)應(yīng)的第一Mos晶體管MN1和第二Mos晶體管MP1接入固定電平輸入端VDD或者數(shù)字模擬轉(zhuǎn)換器DAC上的輸出電壓端子Vdac，通過(guò)控制邏輯單元CR通過(guò)控制所述數(shù)字模擬轉(zhuǎn)換器DAC來(lái)調(diào)整所述第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP，進(jìn)而控制第一Mos晶體管MN1和第二Mos晶體管MP1注入到節(jié)點(diǎn)輸出端子VA的電荷量，從而改變第一Mos晶體管MN1和第二Mos晶體管MP1的電壓，使之逼近輸入電壓端VIN的電壓，從而達(dá)到消除誤差的目的，第一Mos晶體管MN1注入負(fù)電荷產(chǎn)生負(fù)的校準(zhǔn)電壓，第二Mos晶體管MP1注入正電荷產(chǎn)生正的校準(zhǔn)電壓。

當(dāng)?shù)谝婚_(kāi)關(guān)kv0斷開(kāi)時(shí)，第一Mos晶體管MN1和第二Mos晶體管MP1的溝道總電荷表示為：

；

。

當(dāng)?shù)谝籑os晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP改變時(shí)，第一Mos晶體管MN1和第二Mos晶體管MP1的溝道中的電荷量發(fā)生變化，變化的電荷注入到節(jié)點(diǎn)輸出端子VA，這里不考慮體效應(yīng)引起的變化，溝道中的電荷量變化表示為：

；

。

且有：

；

；

。

得到注入電荷引入的校準(zhǔn)電壓變化：

；

。

其中第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP的可變化范圍即為數(shù)字模擬轉(zhuǎn)換器DAC的輸出范圍，能夠看到與數(shù)字模擬轉(zhuǎn)換器DAC輸出呈線(xiàn)性關(guān)系，實(shí)際上用于自校準(zhǔn)，能保證單調(diào)性即可。

式中W、L、和構(gòu)成常系數(shù)，用過(guò)預(yù)先設(shè)定這個(gè)系數(shù)的值可以調(diào)整的最大變化范圍，一般來(lái)講數(shù)量級(jí)在10^-12，即pF級(jí)，的數(shù)量級(jí)在10^-15，即fF級(jí)，有，所以能夠通過(guò)的值估算的變化范圍的數(shù)量級(jí)在10^-3，即毫伏級(jí)別，校準(zhǔn)電壓的步長(zhǎng)為。

校準(zhǔn)精度，即步長(zhǎng)與數(shù)字模擬轉(zhuǎn)換器DAC和固定電平輸入端VDD無(wú)關(guān)，比例系數(shù)合理，在數(shù)字模擬轉(zhuǎn)換器DAC精度相同的情況下對(duì)比采用電容的方式，能極大的提高校準(zhǔn)的精度。

請(qǐng)參閱圖7，圖7為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的工作原理圖。

其中開(kāi)關(guān)kv1為用于校準(zhǔn)電路的開(kāi)關(guān)，開(kāi)關(guān)kv2用于接入電路中的其他功能模塊(如量化器，數(shù)字模擬轉(zhuǎn)換器DAC等)，第一開(kāi)關(guān)kv0、開(kāi)關(guān)kv1和開(kāi)關(guān)kv2均具有非理想效應(yīng)。輸入電壓端VIN能夠輸入一個(gè)緩變的信號(hào)。

第二開(kāi)關(guān)kn1和第三開(kāi)關(guān)kp1控制對(duì)應(yīng)的第一Mos晶體管MN1和第二Mos晶體管MP1接入固定電平輸入端VDD或者數(shù)字模擬轉(zhuǎn)換器DAC輸出。電路的基本原理為通過(guò)數(shù)字模擬轉(zhuǎn)換器DAC調(diào)整第一Mos晶體管MN1的柵極VGN和第二Mos晶體管MP1的柵極VGP的電壓來(lái)控制第一Mos晶體管MN1和第二Mos晶體管MP1注入到節(jié)點(diǎn)輸出端子VA的電荷量，從而改變節(jié)點(diǎn)輸出端子VA的電壓。

電路工作流程：

1、采樣階段：

第一開(kāi)關(guān)kv0和開(kāi)關(guān)kv1導(dǎo)通，開(kāi)關(guān)kv2斷開(kāi)，第二開(kāi)關(guān)kn1接固定電平輸入端VDD，第三開(kāi)關(guān)kp1連接接地端GND，這時(shí)第一Mos晶體管MN1和第二Mos晶體管MP1完全導(dǎo)通，電壓比較器兩端電壓等于輸入電壓端VIN的電壓，由于比較器的失調(diào)，比較器有一個(gè)輸出電平。

2、校準(zhǔn)階段

第一開(kāi)關(guān) kv0斷開(kāi)，開(kāi)關(guān)kv1保持導(dǎo)通，開(kāi)關(guān)kv2保持?jǐn)嚅_(kāi)，這時(shí)由于第一開(kāi)關(guān) kv0的非理想效應(yīng)（電荷注入等），節(jié)點(diǎn)輸出端子VA會(huì)有電壓偏移，這里假設(shè)偏移電壓和比較器失調(diào)之和為，有：

；

。

這里分兩種情況，大于0和小于0。

當(dāng) 大于0時(shí)，VA>VB，比較器輸出高電平，后端的算法邏輯控制數(shù)字模擬轉(zhuǎn)換器DAC，從輸出電壓端子Vdac輸出的電壓等于固定電平輸入端VDD的電壓，第二開(kāi)關(guān)kn1接入到數(shù)字模擬轉(zhuǎn)換器DAC的輸出端，第三開(kāi)關(guān)kp1保持接入接地端GND的狀態(tài)。然后數(shù)字模擬轉(zhuǎn)換器DAC的輸出減小一個(gè)步長(zhǎng)(LSB)，這時(shí)節(jié)點(diǎn)輸出端子VA電壓減小一個(gè)校準(zhǔn)電壓步長(zhǎng)，如果此時(shí)比較器輸出低電平則校準(zhǔn)完成，將DAC的控制碼作為校準(zhǔn)碼保存，如果此時(shí)比較器輸出高電平，則繼續(xù)將數(shù)字模擬轉(zhuǎn)換器DAC輸出減小一個(gè)步長(zhǎng)，直到比較器輸出為低電平為止。

當(dāng)小于0時(shí)，VA<VB，比較器輸出低電平，后端的算法邏輯控制數(shù)字模擬轉(zhuǎn)換器DAC，從輸出電壓端子Vdac輸出的電壓等于接地端GND的電壓，第二開(kāi)關(guān) kn1保持接入固定電平輸入端VDD的狀態(tài)，第三開(kāi)關(guān)kp1接入到數(shù)字模擬轉(zhuǎn)換器DAC輸出端。然后數(shù)字模擬轉(zhuǎn)換器DAC的輸出增加一個(gè)步長(zhǎng)(LSB)，如果此時(shí)比較器輸出高電平則校準(zhǔn)完成，將數(shù)字模擬轉(zhuǎn)換器DAC的控制碼作為校準(zhǔn)碼保存，如果此時(shí)比較器輸出低電平，則繼續(xù)將數(shù)字模擬轉(zhuǎn)換器DAC輸出增加一個(gè)步長(zhǎng)，直到比較器輸出為高電平為止。

在完成校準(zhǔn)后接入電路其他結(jié)構(gòu)，實(shí)現(xiàn)電路的其他功能。

能夠看到采用MOS電荷注入的方法，數(shù)字模擬轉(zhuǎn)換器DAC的整個(gè)輸出范圍都能夠用于校準(zhǔn)電壓的正值（增量）或者負(fù)值（減量），在數(shù)字模擬轉(zhuǎn)換器DAC位數(shù)不變的情況下提高了1倍的精度。同時(shí)用于電荷注入的第一Mos晶體管MN1和第二Mos晶體管MP1的面積相對(duì)于電容的面積小很多，能節(jié)省版圖面積。

請(qǐng)參閱圖8，圖8為本發(fā)明中的生物電傳感器的專(zhuān)用采樣誤差校準(zhǔn)電路的擴(kuò)展電路圖。

在實(shí)際應(yīng)用中，可將圖6的電路中的注入電荷的第一Mos晶體管MN1和第二Mos晶體管MP1更改為加權(quán)并聯(lián)的形式（圖中為四組加權(quán)并聯(lián)），其尺寸滿(mǎn)足以下要求：

；

；

；

。

N管和P管的寬度為二進(jìn)制加權(quán)排列，根據(jù)溝道電荷表達(dá)式，NMOS和PMOS的溝道電荷也為二進(jìn)制加權(quán)分布。在校準(zhǔn)過(guò)程中采用合理的算法控制開(kāi)關(guān)kn1~kn4和kp1~kp4，能夠簡(jiǎn)化數(shù)字模擬轉(zhuǎn)換器DAC的設(shè)計(jì)。

本發(fā)明的有益效果：

1、利用第一Mos晶體管MN1和第二Mos晶體管MP1的電荷注入來(lái)產(chǎn)生校準(zhǔn)電壓的方式，不僅減小了校準(zhǔn)的電壓步長(zhǎng)，而且校準(zhǔn)精度，即步長(zhǎng)與數(shù)字模擬轉(zhuǎn)換器DAC和固定電平輸入端VDD無(wú)關(guān)，比例系數(shù)更為合理，在DAC精度相同的情況下對(duì)比采用電容的方式，能極大的提高校準(zhǔn)的精度。

2、在相同精度下降低了對(duì)數(shù)字模擬轉(zhuǎn)換器DAC位數(shù)的要求，所需數(shù)字模擬轉(zhuǎn)換器DAC的位數(shù)至少能減小1位。

3、第一Mos晶體管MN1和第二Mos晶體管MP1的本身面積小于電容，能夠減小版圖所需的面積，在同等面積的芯片上，降低設(shè)計(jì)難度，從而節(jié)約大量資源和成本。

4、校準(zhǔn)電壓的動(dòng)態(tài)范圍能根據(jù)需要調(diào)整到合適的值，且能夠設(shè)置到毫伏級(jí)別，可控性能強(qiáng)。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。