一種超寬帶高性能六位數(shù)控衰減器芯片的制作方法
【專利摘要】本實用新型屬于電子通信技術(shù)領(lǐng)域，尤其涉及一種超寬帶高性能六位數(shù)控衰減器芯片。本實用新型所要解決的技術(shù)問題是提供一種用以滿足在超寬帶應(yīng)用場景下能保持高性能的超寬帶高性能六位數(shù)控衰減器芯片，包括第一P型MOS管Q1、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、射頻輸入IN、射頻輸出OUT。本實用新型增加快速清零結(jié)構(gòu)，讓開關(guān)速度顯著減小，從而提高系統(tǒng)效率，并且采用負(fù)壓邏輯控制電路控制芯片額定衰減度，衰減度靈活、范圍廣。
【專利說明】
一種超寬帶高性能六位數(shù)控衰減器芯片
技術(shù)領(lǐng)域
[0001]本實用新型屬于電子通信技術(shù)領(lǐng)域，尤其涉及一種超寬帶高性能六位數(shù)控衰減器芯片。
【背景技術(shù)】
[0002]根據(jù)頻率劃分，毫米波一般指的是波長介于Imm?1mm的電磁波，隨著無線通信的發(fā)展，射頻開關(guān)得到了廣泛的應(yīng)用，如雷達(dá)/基站信號收發(fā)系統(tǒng)、測試儀表儀器。在此前提下，人們對于數(shù)控衰減器芯片提出了越來越高的要求，如超寬帶、低插損、多通道、高衰減精度、衰減組合靈活和小型化等。
[0003]數(shù)控衰減器芯片(DA，digitalattenuator)是用作射頻信號功率衰減的器件，應(yīng)用于雷達(dá)、基站、儀表儀器等產(chǎn)品。因此，超寬帶、高性能的數(shù)控衰減器芯片，對于提高系統(tǒng)性能起到了關(guān)鍵性的作用。
【實用新型內(nèi)容】
[0004]本實用新型所要解決的技術(shù)問題是提供一種用以滿足在超寬帶應(yīng)用場景下能保持高性能的超寬帶高性能六位數(shù)控衰減器芯片。
[0005]本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:一種超寬帶高性能六位數(shù)控衰減器芯片，包括第一控制電平、第二控制電平、第三控制電平、第四控制電平、第一P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8、第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4、射頻輸入IN、射頻輸出OUT、第一接地GND、第二接地GND、第三接地GND;
[0006]所述第一 P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8均具有柵極、漏極、源極；
[0007]所述第一P型MOS管Ql的漏極、與第二 P型MOS管Q2的源極連接，所述第二 P型MOS管Q2的漏極與第三P型MOS管Q3的源極連接，所述第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極連接，所述第四P型MOS管Q4的漏極與第五P型MOS管Q5的源極連接，所述第五P型MOS管Q5的漏極與第六P型MOS管Q6的源極連接，所述第六P型MOS管Q6的漏極與第七P型MOS管Q7的源極連接，所述第七P型MOS管Q7的漏極與第八P型MOS管Q8的源極連接，所述第八P型MOS管Q8的漏極與第一 P型MOS管Ql的源極連接；
[0008]所述第一P型MOS管Ql、第二 P型MOS管Q2的柵極均與第一控制電平連接，所述第三P型MOS管Q3、第四P型MOS管Q4的柵極均與第二控制電平連接，第五P型MOS管Q5、第六P型MOS管Q6的柵極均與第三控制電平連接，第七P型MOS管Q7、第八P型MOS管Q8的柵極均與第四控制電平連接；
[0009]所述第一電阻Rl上端連接在第二P型MOS管Q2的漏極與第三P型MOS管Q3的源極之間，下端連接在第四P型MOS管Q4的源極與第五P型MOS管Q5的漏極之間，所述第二電阻R2右端連接在第一電阻Rl上端，左端與第三電阻R3左端，所述第三電阻R3右端連接在第一電阻Rl下端；
[0010]所述第一接地GND連接在第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極之間，所述第二接地GND連接在第二電阻R2與第三電阻R3之間，所述第三接地GND連接在第七P型MOS管Q7的源極與第八P型MOS管Q8的漏極之間；
[0011]所述射頻輸入IN連接在第一P型MOS管Ql的漏極、與第二 P型MOS管Q2的源極之間，所述射頻輸出OUT連接在第五P型MOS管Q5的源極與第六P型MOS管Q6的漏極之間。
[0012]進(jìn)一步的是，還包括微帶線，所述微帶線一端連接在第一P型MOS管Ql的漏極與射頻輸入IN之間，另一端連接在第六P型MOS管Q6的漏極與射頻輸出OUT之間。
[0013]實用新型的有益效果是:本實用新型增加快速清零結(jié)構(gòu)，讓開關(guān)速度顯著減小，從而提高系統(tǒng)效率，并且采用負(fù)壓邏輯控制電路控制芯片額定衰減度，衰減度靈活、范圍廣。
【附圖說明】

[0014]圖1是本實用新型的電路結(jié)構(gòu)示意圖。
【具體實施方式】
[0015]下面結(jié)合附圖和實施例對本實用新型進(jìn)一步說明。
[0016]如圖1所示，本實用新型的一種超寬帶高性能六位數(shù)控衰減器芯片，包括第一控制電平、第二控制電平、第三控制電平、第四控制電平、第一P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、射頻輸入IN、射頻輸出OUT、第一接地GND、第二接地GND、第三接地GND ；
[0017]所述第一 P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8均具有柵極、漏極、源極；
[0018]所述第一P型MOS管Ql的漏極、與第二 P型MOS管Q2的源極連接，所述第二 P型MOS管Q2的漏極與第三P型MOS管Q3的源極連接，所述第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極連接，所述第四P型MOS管Q4的漏極與第五P型MOS管Q5的源極連接，所述第五P型MOS管Q5的漏極與第六P型MOS管Q6的源極連接，所述第六P型MOS管Q6的漏極與第七P型MOS管Q7的源極連接，所述第七P型MOS管Q7的漏極與第八P型MOS管Q8的源極連接，所述第八P型MOS管Q8的漏極與第一 P型MOS管Ql的源極連接；
[0019]所述第一P型MOS管Ql、第二 P型MOS管Q2的柵極均與第一控制電平連接，所述第三P型MOS管Q3、第四P型MOS管Q4的柵極均與第二控制電平連接，第五P型MOS管Q5、第六P型MOS管Q6的柵極均與第三控制電平連接，第七P型MOS管Q7、第八P型MOS管Q8的柵極均與第四控制電平連接；
[0020]所述第一電阻Rl上端連接在第二P型MOS管Q2的漏極與第三P型MOS管Q3的源極之間，下端連接在第四P型MOS管Q4的源極與第五P型MOS管Q5的漏極之間，所述第二電阻R2右端連接在第一電阻Rl上端，左端與第三電阻R3左端，所述第三電阻R3右端連接在第一電阻Rl下端；
[0021 ]所述第一接地GND連接在第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極之間，所述第二接地GND連接在第二電阻R2與第三電阻R3之間，所述第三接地GND連接在第七P型MOS管Q7的源極與第八P型MOS管Q8的漏極之間；
[0022]所述射頻輸入IN連接在第一P型MOS管Ql的漏極、與第二 P型MOS管Q2的源極之間，所述射頻輸出OUT連接在第五P型MOS管Q5的源極與第六P型MOS管Q6的漏極之間。
[0023]其中第三P型MOS管Q3、第四P型MOS管Q4、第七P型MOS管Q7、第八P型MOS管Q8為快速清零的結(jié)構(gòu)，讓開關(guān)速度顯著減小，從而提高系統(tǒng)效率。第一 P型MOS管Ql、第二 P型MOS管Q2、第五P型MOS管Q5、第六P型MOS管Q6為邏輯控制電路，采用負(fù)壓邏輯控制電路控制芯片額定衰減度，衰減度靈活、范圍廣。第一電阻Rl至第三電阻R3組成型功率衰減電路。第一接地GND、第二接地GND、第三接地GND均為接地端。
[0024]優(yōu)選的實施方式是，還包括微帶線，所述微帶線一端連接在第一P型MOS管Ql的漏極與射頻輸入IN之間，另一端連接在第六P型MOS管Q6的漏極與射頻輸出OUT之間。上述實用新型采用用-5V/0V負(fù)電平邏輯控制;第一控制電平、第二控制電平、第三控制電平、第四控制電平均用相同的電平，用Vx表示，當(dāng)Vx為-5V時，第一P型MOS管Ql-第八P型MOS管Q8斷開，射頻信號從射頻輸入IN經(jīng)過微帶線流向射頻輸出OUT，信號未進(jìn)行衰減；當(dāng)Vx為OV時，Q1-Q8導(dǎo)通，射頻信號從射頻輸入IN經(jīng)過第一電阻Rl-第三電阻R3組成的型功率衰減電路流向射頻輸入OUT，信號進(jìn)行特定的衰減。
【主權(quán)項】
1.一種超寬帶高性能六位數(shù)控衰減器芯片，其特征在于，包括第一控制電平、第二控制電平、第三控制電平、第四控制電平、第一 P型MOS管Ql、第二 P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8、第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4、射頻輸入IN、射頻輸出OUT、第一接地GND、第二接地GND、第三接地GND ； 所述第一P型MOS管Ql、第二P型MOS管Q2、第三P型MOS管Q3、第四P型MOS管Q4、第五P型MOS管Q5、第六P型MOS管Q6、第七P型MOS管Q7、第八P型MOS管Q8均具有柵極、漏極、源極； 所述第一 P型MOS管Ql的漏極、與第二 P型MOS管Q2的源極連接，所述第二 P型MOS管Q2的漏極與第三P型MOS管Q3的源極連接，所述第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極連接，所述第四P型MOS管Q4的漏極與第五P型MOS管Q5的源極連接，所述第五P型MOS管Q5的漏極與第六P型MOS管Q6的源極連接，所述第六P型MOS管Q6的漏極與第七P型MOS管Q7的源極連接，所述第七P型MOS管Q7的漏極與第八P型MOS管Q8的源極連接，所述第八P型MOS管Q8的漏極與第一 P型MOS管Ql的源極連接； 所述第一P型MOS管Ql、第二P型MOS管Q2的柵極均與第一控制電平連接，所述第三P型MOS管Q3、第四P型MOS管Q4的柵極均與第二控制電平連接，第五P型MOS管Q5、第六P型MOS管Q6的柵極均與第三控制電平連接，第七P型MOS管Q7、第八P型MOS管Q8的柵極均與第四控制電平連接； 所述第一電阻Rl上端連接在第二P型MOS管Q2的漏極與第三P型MOS管Q3的源極之間，下端連接在第四P型MOS管Q4的源極與第五P型MOS管Q5的漏極之間，所述第二電阻R2右端連接在第一電阻Rl上端，左端與第三電阻R3左端，所述第三電阻R3右端連接在第一電阻Rl下端；所述第一接地GND連接在第三P型MOS管Q3的漏極與第四P型MOS管Q4的源極之間，所述第二接地GND連接在第二電阻R2與第三電阻R3之間，所述第三接地GND連接在第七P型MOS管Q7的源極與第八P型MOS管Q8的漏極之間； 所述射頻輸入IN連接在第一P型MOS管Ql的漏極、與第二P型MOS管Q2的源極之間，所述射頻輸出OUT連接在第五P型MOS管Q5的源極與第六P型MOS管Q6的漏極之間。2.根據(jù)權(quán)利要求1所述的一種超寬帶高性能六位數(shù)控衰減器芯片，其特征在于，還包括微帶線，所述微帶線一端連接在第一P型MOS管Ql的漏極與射頻輸入IN之間，另一端連接在第六P型MOS管Q6的漏極與射頻輸出OUT之間。
【文檔編號】H03H11/24GK205693640SQ201620600259
【公開日】2016年11月16日
【申請日】2016年6月17日 公開號201620600259.4, CN 201620600259, CN 205693640 U, CN 205693640U, CN-U-205693640, CN201620600259, CN201620600259.4, CN205693640 U, CN205693640U
【發(fā)明人】羅力偉, 王祈鈺
【申請人】四川益豐電子科技有限公司