本發明實施例涉及功率放大器。

背景技術：

射頻(rf)功率放大器(pa)是一種電子放大器，用于將低功率射頻信號轉換為功率較大的信號。的rf功率放大器通常包括多個功率單元。每個功率單元包括一個或多個功率晶體管，旨在改進功率放大器的效率、線性、輸出和成本。

rf功率放大器的一種常用應用是驅動通信設備的發射器或收發器發射天線進行數據通信。隨著低功率應用(例如，移動通信設備、藍牙低能耗設備、能量收集設備/傳感器等)的使用不斷增加，在將rf功率放大器集成為此類低功率應用的同時管理rf放大器的功耗和性能變得十分重要。

技術實現要素：

根據本發明的一個實施例，提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別有第一電感值和第二電感值，從而使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，并且所述終端與所述輸入信號源阻抗匹配。

根據本發明的另一實施例，還提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別具有第一電感值和第二電感值，其中，所述第一導電線圈和所述第二導電線圈彼此磁力連接從而形成互感器，使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，以及所述終端與所述輸入信號源阻抗匹配。

根據本發明的又一實施例，還提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別具有第一電感值和第二電感值，其中，所述第一導電線圈和所述第二導電線圈彼此磁力分離，從而使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，并且所述終端與所述輸入信號源阻抗匹配。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件沒有按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意增加或減少。

圖1示出了功率放大器的示例示意圖。

圖2示出了根據一些實施例的功率放大器的示例示意圖。

圖3a示出了根據一些實施例的圖2的功率單元的感應器的示例布局設計。

圖3b示出了根據一些實施例的圖2的功率單元的感應器的示例布局設計。

圖3c示出了根據一些實施例的圖2的功率單元的兩個連接感應器的示例布局設計。

圖4示出了根據一些實施例的示出了圖2的mosfet的特征的示例圖表。

圖5示出了根據各種實施例的示例圖表，該示例圖表示出了圖2所示的mosfet的功率附加效率(pae)相對于應用于圖2的mosfet的漏極的不同電壓所發生的變化。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現主題提供的不同特征。下面描述部件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件和第二部件直接接觸的實施例，也可包括形成在第一部件和第二部件之間的附加部件，使得第一部件和第二部件不直接接觸的實施例。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關系術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間關系術語旨在包括在使用或操作過程中器件的不同方位。裝置可以以其它方式定位(旋轉90度或在其它方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。此外，要了解當一元件被提及為“連接至”或“連接至”另一元件時，其可直接連接或連接至其他元件，或者也可存在一個或多個居間元件。

圖1示出了rf功率放大器100的示例框圖，該功率放大器包括功率單元102、匹配電路106和天線108。功率單元102接收輸入rf信號104并將輸入rf信號104轉換為更高功率的信號以通過匹配電路106驅動天線108。在圖1所示功率放大器100的具體實施例中，包括電容器c1和c2及感應器l2的匹配電路106配置為用于匹配功率單元102的輸出阻抗103和天線108的輸入阻抗107。為了將功率從源(例如，功率單元102)高效傳輸到載荷(例如，天線108)，如圖1所示，在rf功率放大器設計中此類阻抗匹配電路通常連接于功率單元和載荷之間。

同樣地，rf輸入信號104的源輸出(例如，振蕩器)和功率單元102的輸入之間可以需要另一個阻抗匹配電路，來匹配源的輸出阻抗和功率單元102的輸入阻抗。此類阻抗匹配電路通常被稱為功率放大器100的輸入匹配電路。但是，rf功率放大器中包括有一個或多個阻抗匹配電路通常會引發各種問題，特別是當rf功率放大器用在低功率應用中時。例如，需要相對較高的電壓源(vdd)來驅動功率放大器和匹配電路，而匹配電路本身通常會消耗附加功率(例如，rf功率放大器的靜態功率)。此外，在集成電路上加入匹配電路需要在集成電路上付出極高代價。

本發明通過采用新穎性功率放大器實施例提供上述功率放大器不具備的多種有點，新穎性功率放大器不需要阻抗匹配電路來將功率放大器的功率單元連接至載荷。即使沒有連接于功率單元和載荷之間的阻抗匹配電路，通過使用根據一些實施例的納米級功率單元，功率放大器/功率單元仍能夠提供預期輸出阻抗(例如，約50歐姆(ω))。此外，通過將感應器分別連接至功率單元的源極和柵極，根據一些實施例，在沒有輸入匹配電路時功率單元仍能夠提供約50歐姆(ω)的輸入阻抗。換句話說，根據一些實施例，在不需要連接功率單元102輸出處匹配電路和功率單元輸入處輸入匹配電路的情況下，功率單元仍能夠提供約50ω的輸入阻抗和輸出阻抗。功率單元約50ω的輸入阻抗/輸出阻抗能夠在現代rf功率放大器應用中傳輸最大的功率(例如，從輸入源到功率單元，及從功率單元到載荷)。本發明的一些實施例涉及以約2.4ghz的頻率操作新穎性功率單元，但是依據本發明的功率單元工作頻率不限于任何特定頻率，并且可以在，例如，從約2.4ghz至約10ghz的范圍，而仍在本發明的范圍之內，盡管在目前的實施例中，功率單元的輸入阻抗/輸出阻抗大約為50ω，但是輸入阻抗值和/或輸出阻抗值可以進行調整以適應任何可取的應用，而仍在本發明的范圍之內。例如，雖然公開的功率單元用于連接在同軸電纜之間，但是輸入阻抗值/輸出阻抗值可以調整為約75ω。

圖2示出了根據各種實施例的新穎性功率放大器/功率單元200的示例圖表。在圖2所示的實施例中，功率單元200包括晶體管202、連接于晶體管202柵極和輸入信號源210之間的第一感應器204，連接于晶體管202源極和接地之間的第二感應器206以及連接于晶體管202漏極和供電電壓vdd之間的第三感應器208如圖所示，功率單元200通過感應器204連接至輸入信號源210并在晶體管202的漏極處連接至載荷220。在該具體實施例中，功率單元200不使用匹配電路連接至輸入信號源210和載荷220。在一些實施例中，功率單元200在終端205處與輸入信號源210具有阻抗匹配。在一些實施例中，功率單元200在晶體管202的漏極處與載荷220具有阻抗匹配。在一些實施例中，晶體管202為mosfet，而在另一些實施例中，晶體管202可以為，例如，

絕緣體上硅(soi)襯底、高電子遷移率場效應晶體管(hemfet)、納米線晶體管、垂直溝道晶體管、鰭式晶體管或其他合適類型的晶體管。如本案下文所指，mosfet一詞指一種金屬氧化物半導體場效應晶體管，用于放大或轉換電子信號。

如圖2實例所示，mosfet202有源極、一個柵極和一個漏極(終端/節點)作為其與其他晶體管或器件(例如，電源電壓、輸入信號源、載荷等)連接的觸點。在一些實施例中，mosfet202為n型mosfet。但是，在一些實施例中，mosfet202還可以包括p型mosfet和/或mosfet202還可以包括多個晶體管(例如，互補mosfet)，而仍在本發明的范圍之內。

在一些實施例中，mosfet202可以為納米級晶體管。通過利用納米級晶體管作為mosfet202(例如，節長約為16納米)，無需使用輸出阻抗匹配電路來實現約50ω的輸出阻抗(203)，這與上述功率放大器不同。更具體而言，mosfet202包括橫跨mosfet202漏極和源極的寄生電容，此寄生電容與第三感應器208產生共振，同時mosfet202以約0.1ghz至約100ghz的頻率工作，如此產生50ω輸出阻抗。因此，通過使用此類納米級mosfet202，由于不存在匹配電路，可以顯著降低電源電壓(即，vdd)。例如，在一些實施例中，驅動功率單元200的電源電壓vdd可以降低約100毫伏(mv)，同時功率單元200仍能夠提供大約為-8dbm的功率輸出，而消耗的靜態功率低至213微瓦(μw)，如下表所示：

在上表中，依據本發明實施例的功率單元的各種性能特性與另外三種功率單元進行了比較。在該表中，“pae”指功率單元的功率附加效率；“增益”是功率單元的功率增益；“pout”指功率單元的輸出功率；“pdc”指功率單元的靜態功率消耗；“類”表示功率單元使用的功率放大器的類型(例如，a類、b類、d類、ab類等)；“技術”指功率單元中晶體管的節長。

再次參考圖2，根據一些實施例，感應器204的包含物(連接至mosfet202的柵極和感應器206(感應器206連接至功率單元200中的mosfet202的源極))提供大約為50ω的功率單元200的輸入阻抗值(201)。功率單元200的大約50ω的輸入阻抗可以實現眾多優點，例如能夠使最大功率從輸入信號源210傳輸至功率單元200。在一些其他實施例中，感應器204和感應器206可以彼此磁力連接，從而形成連接比(k)在約0至約1之間的互感器。而在一些其他實施例中，感應器204和感應器206可以各自形成為設置在mosfet202上方彼此分開的導電線圈(即，感應器204和感應器206不通過磁力彼此磁力連接)，或者感應器204和感應器206形成為設置在mosfet202上方的兩個彼此重疊的導電線圈(即，感應器204和感應器206通過彼此磁力連接并形成互感器)。也就是說，在一些實施例中，不管感應器204和感應器206是彼此磁力連接，還是通過磁力相互分離，感應器204和感應器206都會在mosfet202上方形成一個或多個疊加層，此類疊加層與mosfet202屬于不同的層。感應器204和感應器206的導電線圈的詳細信息，將根據各種實施例結合圖3a、3b和3c的示例布局在下文更詳細地說明。

在一些實施例中，感應器204和感應器206可以各有電感值lg和ls。當感應器204和感應器206不彼此磁力連接時，輸入阻抗201可以表達為：ls×gm/cgs+jω×(lg+ls-cgs)，其中gm為mosfet202的跨導，cgs為mosfet202的柵極至源極電容，ω為mosfet202的工作頻率。當感應器204和感應器206彼此磁力連接時，輸入阻抗201可以表達為：(ls+k√(lg×ls)×gm/cgs)+jω×((lg+ls+2k√(lg×ls))-cgs)，其中k為上文提及的感應器204和感應器206之間的連接系數。如同所示，不管感應器204和感應器206是連接在一起，還是相互分離，輸入阻抗都包括實數部分(即，不含“j”的部分)和虛數部分(即，含“j”的部分)。通過選擇電感值(即，lg和ls)，輸入阻抗的虛數部分可以約去(即，“零”虛數部分)，以匹配或約去上方提供的方程式中虛數部分的cgs。

圖3a示出了根據各種實施例的感應器204的示例布局設計。在一些實施例中，感應器204包括導電線圈300，其中導電線圈300由金屬材料和/或多晶(硅)材料制成，其他材料在各種實施例的范圍內。在具體實施例中，導電線圈300可以通過在一個或多個環狀物或由具有導電圈的線圈內布導線來形成，如圖3a所示，或者導電線圈300可以通過在環狀物內布置導電材料(例如，金屬材料和/或多晶硅材料)以及向上或向下穿過多個集成電路層而形成部分重疊的終端連接。在一個實施例中，多個螺旋成圈的部分以不同的層疊加在一起。

如圖3a所示，導電線圈300包括兩個部分302(實線)和304(虛線)，其中第一部分302置于第一層，第二部分304置于第二層，第二層疊加在第一層上方或下方，第一部分302和第二部分304通過層間連接件(未顯示)連接在一起，例如硅通孔。在一些實施例中，導電線圈300置于mosfet202上方(即，第一層和第二層置于mosfet202上方，并且每一層與其中形成有mosfet202的層均不同)。

在一些實施例中，導電線圈300提供的感應器204可以包括兩個終端205和207，如圖2和3a所示。第一終端205可以連接至輸入信號源210的節點，第二終端207可以連接至mosfet202的柵極。使用圖3a所示導電線圈300的實施例，第一終端205可以包含在第一部分302中。更具體而言，第一終端205形成于導電線路306的一端處和導電支腿307(導電線路306的一部分)的一端處，其中導電支腿307不是一個或多個環狀物或具有導電圈的線圈的一部分。在一些實施例中，第一終端205可以通過通孔連接至輸入信號源210的節點。仍使用圖3a所示導電線圈300的實施例，第二終端207可以包含在第二部分304中。更具體而言，第二終端207形成于導電線路306的另一端和導電支腿309(導電線路306的一部分)的一端處，其中導電支腿309不是一個或多個環狀物或具有導電圈的線圈的一部分。在一些實施例中，第二終端207可以通過通孔連接至mosfet202的柵極。

仍然參考圖3a，在一些實施例中，導電線圈300的導電線路306有一個范圍在約1μm至約10μm之間的線寬301。在一些實施例中，從頂部看，如圖3a所示，導電線圈300具有約100μm的寬度303和約100μm的長度305。在一些實施例中，根據一些實施例，導電線圈300可以提供在0.1納亨至5納亨范圍內的電感值“lg”，例如，至感應器204。

圖3b示出了根據各種實施例的感應器206的示例布局設計。在一些實施例中，感應器206包括導電線圈310，其中導電線圈300由金屬材料和/或多晶(硅)材料制成，其他材料在各種實施例的范圍內。與導電線圈300類似，圖3b的實施例提供了一個實例，在該實例中，導電線圈310成形為包括一個或多個成圈導電線路316的環狀物/線圈。如圖3b所示，導電線圈310包括兩個部分312(實線)和314(虛線)，其中第一部分312置于第三層，第二部分314置于第四層，第四層疊加在第三層上方或下方，第一部分312和第二部分314通過層間連接件(例如硅通孔)連接在一起。在一些實施例中，導電線圈310置于mosfet202上方(即，第三層和第四層置于mosfet202上方，并且每一層與其中形成有mosfet202的層均不同)，并且第一層、第二層、第三層和第四層也彼此不同。

在一些實施例中，導電線圈310提供的感應器206可以包括兩個終端209和211，如圖2所示。第一終端209可以連接至輸入信號源202的源極，第二終端211可以連接至接地。使用圖3b所示導電線圈310的實施例，第一終端209可以包含在第二部分314中。更具體而言，第一終端209形成于導電線路316的一端處和導電支腿317(導電線路316的一部分)的一端處，其中導電支腿317不是一個或多個環狀物或具有導電圈的線圈的一部分。在一些實施例中，第一終端209可以通過通孔連接至mosfet202的源極。

仍使用圖3b所示導電線圈310的實施例，第二終端211可以也包含在第二部分314中。更具體而言，第二終端211形成于導電線路316的另一端處和導電支腿319(導電線路316的一部分)的一端，其中導電支腿319不是一個或多個環狀物或具有導電圈的線圈的一部分。在一些實施例中，第二終端211可以通過通孔連接至接地。

在一些實施例中，導電線圈310的導電線路316具有在約1μm至約10μm之間的范圍的線寬301；從頂部看，如圖3b所示，導電線圈310具約100μm的寬度313和約100μm的長度315，其他值在各種實施例的范圍內。在一些實施例中，根據一些實施例，導電線圈310可以向感應器206提供在約0.1納亨至約5納亨范圍內的電感值“ls”。如上，通過選擇lg和ls的電感值，輸入阻抗的虛數部分可以約去(即，“零”虛數部分)，以匹配或約去上方提供的非連接方程式中虛數部分的cgs。另外，通過選擇lg和ls的電感值，功率單元200的輸入阻抗的實數部分(即，ls×gm/cgs)可以調為，例如，約50ω。同樣地，不在功率單元200的輸入和輸入信號源210的輸出之間連接輸入阻抗匹配電路，功率單元200的輸入阻抗仍可以調為，例如，約50ω。

圖3c示出了根據各種實施例的感應器204和感應器206的示例布局設計。如圖3c所示，感應器204的導電線圈300和感應器206的導電線圈310相互重疊而形成互感器320。在該具體實施例中，導電線圈300和導電線圈310可以占據重疊的內腔(lumen)330。出于說明目的，導電線圈300以加粗線顯示，以與導電線圈310區分開來。由于各導電線圈可以包括多個位于不同層的部分(例如，302、304、312和314)，這樣的互感器320可以在mosfet202上方跨越多層(例如，集成電路層)。例如，導電線圈300的第一部分302(粗線和實線)可以位于第一層，導電線圈300的第二部分304(粗線和虛線)可以位于第二層，導電線圈310的第一部分312(細線和實線)可以與導電線圈300的第一部分302一樣位于第一層，導電線圈310的第二部分314(細線和虛線)可以與導電線圈300的第二部分304一樣位于第二層，其中第一層不同于第二層并且疊加在第二層上方或下方。在一些實施例中，感應器204的導電線圈300的終端205和終端207分別在圖3c中進行了圖示，感應器206的導電線圈310的終端209和終端211分別在圖3c中進行了圖示。在圖3c所示的實施例中，終端205可以形成于上述第一層中，而終端207、終端209和終端211形成于和第一層不同且疊加在第一層上方或下方的第二層中。

如上，通過選擇lg和ls的電感值，輸入阻抗的虛數部分可以約去(即，“零”虛數部分)，以匹配上方提供的連接方程式中虛數部分的cgs。例如，通過選擇lg和ls的電感值和連接系數k，功率單元200的輸入阻抗實數部分(即，ls+k√(lg×ls)×gm/cgs)可以調為約50ω，輸入阻抗虛數部分(即，(lg+ls+2k√(lg×ls))-cgs)約為零。同樣地，不在功率單元200的輸入和輸入信號源210的輸出之間連接輸入阻抗匹配電路，功率單元200的輸入阻抗仍可以調為，例如，約50ω。

圖4示出了示例圖表400，示出了根據各種實施例的mosfet202的各種改進特性。圖表400的x軸代表應用于mosfet202柵極的電壓，圖表400的y軸代表mosfet202的改進功率效率的百分比(定義為，給定柵極電壓時mosfet202的歸一化跨導除以給定柵極電壓時的靜態功率)。在圖表400中，線401、線403、線405和線407各代表了當分別在以下四個不同漏極電壓(0.1伏、0.2伏、0.3伏和0.8伏)處偏置mosfet202時,改進功率效率的百分比對應不同柵極電壓(從0.1伏至0.8伏)時的趨勢。如圖所示，當在0.8伏(線401)偏置mosfet202的漏極時，從0.8伏至0.15伏遞減柵極電壓可以使功率效率從約1％提高至約12％。當在0.3伏(線403)偏置mosfet202的漏極時，從0.8伏至0.15伏遞減柵極電壓可以使功率效率從約1％提高至約30％。當在0.2伏(線405)偏置mosfet202的漏極時，從0.8伏至0.15伏遞減柵極電壓可以使功率效率從約1％提高至約50％。當在0.1伏(線407)偏置mosfet202的漏極時，從0.8伏至0.15伏遞減柵極電壓可以使功率效率從約1％提高至約100％。另外，當柵極電壓在0.15伏(圖示為線409)偏置且固定mosfet202時，從0.8伏至0.1伏(即，從交叉點411至交叉點413)遞減漏極電壓可以使功率效率約從12％提高至約100％。

圖5示出了示例圖表500，根據各種實施例的示出了pae相對于應用于mosfet202的漏極的不同電壓所發生的變化。圖表500的x軸代表應用于mosfet202的漏極的電壓；圖表500的左側y軸代表mosfet202的源極至柵極電流電平；圖表500的右側y軸代表mosfet202的pae。每個不連續的方形點501代表當在不同漏極電壓下偏置mosfet202時的mosfet202的pae；線503代表源極至柵極電流電平隨mosfet202漏極電壓(0至0.8伏)的趨勢。點501示出了pae分別在漏極電壓為0.6伏和0.1伏時達到最大值和最小值。更具體而言，mosfet202代表隨漏極電壓從0.6伏遞減至0.1伏時從約76％遞減至約66％(即，pae降低約10％)的pae，如圖5虛線所示。一般來說，pa單元(例如，200)中的pae百分比降低約等同于在pa單元的晶體管(例如，202)中觀察到的pae降低的百分比，pa單元的pae低于pa單元的晶體管的pae。也就是說，如果mosfet202用作在傳統pa單元中的晶體管(即，pa單元包括輸出/輸入阻抗匹配電路)，則傳統pa單元的pae將從約40％～50％降至約30％，同時mosfet的漏極供電電壓會從約0.6伏降至約0.1伏。但是，如上方提供的表所示，當mosfet的電壓為0.1伏時，公開的將mosfet202用作晶體管的pa單元200提供約為39％的pae。當功率單元在低工作電壓下時，功率單元的顯著較高的pae提供了許多其他優于傳統功率單元的優點，特別是當功率單元設計用于低功率應用中時。

在一個實施例中，公開了一種功率放大器(pa)單元。pa單元連接至輸入信號源，包括連接至載荷的晶體管；第一感應器連接至該晶體管的柵極；第二感應器連接至該晶體管的源極，其中第一感應器和第二感應器各包括第一導電線圈和第二導電線圈，第一導電線圈和第二導電線圈分別具有第一電感值和第二電感值，如此pa單元包括位于晶體管柵極和輸入信號源之間的終端，終端與輸入信號源阻抗匹配。

在另一個實施例中，公開了一種功率放大器(pa)單元。pa單元連接至輸入信號源，包括晶體管；第一感應器連接至該晶體管的柵極；第二感應器連接至該晶體管的源極，其中第一感應器和第二感應器各包括第一導電線圈和第二導電線圈，第一導電線圈和第二導電線圈分別具有第一電感值和第二電感值，其中第一導電線圈和第二導電線圈彼此磁力連接而形成互感器，如此pa單元包括在晶體管的柵極和輸入信號源之間的終端，終端與輸入信號源阻抗匹配。

在又一個實施例中，公開了一種功率放大器(pa)單元。pa單元連接至一個輸入信號源，包括一個晶體管；第一感應器連接至該晶體管的柵極；第二感應器連接至該晶體管的源極，其中第一感應器和第二感應器各包括一個第一導電線圈和一個第二導電線圈，各有第一電感值和第二電感值，其中第一導電線圈和第二導電線圈通過磁力相互分離，如此pa單元包括一個在晶體管柵極和輸入信號源之間的終端，終端與輸入信號源阻抗匹配。

根據本發明的一個實施例，提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別有第一電感值和第二電感值，從而使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，并且所述終端與所述輸入信號源阻抗匹配。

在上述功率放大器單元中，進一步包括：第三感應器，連接在所述晶體管的漏極和供電電壓之間。

在上述功率放大器單元中，所述第一導電線圈包括設置在所述晶體管上方的第一層中的第一部分和設置在所述晶體管上方的第二層中的第二部分，所述第一層與所述第二層不同。

在上述功率放大器單元中，所述第二導電線圈包括設置在所述晶體管上方的第一層中的第一部分和設置在所述晶體管上方第二層中的第二部分，所述第一層與所述第二層不同。

在上述功率放大器單元中，所述第一導電線圈和所述第二導電線圈彼此磁力連接以形成互感器。

在上述功率放大器單元中，所述第一導電線圈包括第一部分以及所述第二導電線圈包括第一部分，其中，所述第一導電線圈和所述第二導電線圈的所述第一部分設置在所述晶體管上方的第一層中。

在上述功率放大器單元中，所述第一導電線圈包括第二部分以及所述第二導電線圈包括第二部分，其中，所述第一導電線圈和所述第二導電線圈的所述第二部分設置在所述晶體管上方的第二層中，所述第一層與所述第二層不同。

在上述功率放大器單元中，所述第一感應器和所述第二感應器的電感值提供50歐姆的功率單元的輸入阻抗。

在上述功率放大器單元中，所述第一感應器的電感值為0.1納亨至5納亨，所述第二感應器的電感值為0.1納亨至5納亨。

根據本發明的另一實施例，還提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別具有第一電感值和第二電感值，其中，所述第一導電線圈和所述第二導電線圈彼此磁力連接從而形成互感器，使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，以及所述終端與所述輸入信號源阻抗匹配。

在上述功率放大器單元中，進一步包括：第三感應器，連接在所述晶體管的漏極和供電電壓之間。

在上述功率放大器單元中，所述第一導電線圈包括設置在所述晶體管上方的第一層中的第一部分和設置在所述晶體管上方的第二層中的第二部分，所述第一層與所述第二層不同。

在上述功率放大器單元中，所述第二導電線圈包括設置在所述晶體管上方的所述第一層中的第一部分和設置在所述晶體管上方的所述第二層中的第二部分。

在上述功率放大器單元中，從頂視圖看，所述第一導電線圈和所述第二導電線圈占有重疊的內腔。

在上述功率放大器單元中，所述第一感應器和所述第二感應器的電感值提供50歐姆的功率單元的輸入阻抗。

在上述功率放大器單元中，所述第一感應器的電感值為0.1納亨至5納亨，以及所述第二感應器的電感值為0.1納亨至5納亨。

根據本發明的又一實施例，還提供了一種連接至輸入信號源的功率放大器(pa)單元，包括：晶體管；第一感應器，連接至所述晶體管的柵極；以及第二感應器，連接至所述晶體管的源極，其中，所述第一感應器和所述第二感應器的每個均包括第一導電線圈和第二導電線圈，所述第一導電線圈和所述第二導電線圈分別具有第一電感值和第二電感值，其中，所述第一導電線圈和所述第二導電線圈彼此磁力分離，從而使得所述功率放大器單元包括位于所述晶體管的所述柵極和所述輸入信號源之間的終端，并且所述終端與所述輸入信號源阻抗匹配。

在上述功率放大器單元中，進一步包括：第三感應器，連接在所述晶體管的漏極和供電電壓之間。

在上述功率放大器單元中，所述第一導電線圈包括設置在所述晶體管上方的第一層中的第一部分和設置在所述晶體管上方的第二層中的第二部份，所述第一層與所述第二層不同。

在上述功率放大器單元中，所述第二導電線圈包括設置在所述晶體管上方的第一層中的第一部分和設置在所述晶體管上方的第二層中的第二部分，所述第一層與所述第二層不同。

前述內容概述了多個實施例的特征，從而使得本領域的普通技術人員能更好地理解本發明的各方面。本領域的技術人員應理解，他們可以容易地將本發明作為基礎，用于設計或修改其他工藝或結構，從而達成與本案所介紹實施例的相同目的和/或實現相同的優點。本領域技術人員還應認識到，這種等效結構并不背離本發明的精神和范圍，并且其可以進行各種更改、替換和變更而不背離本發明的精神和范圍。