本公開涉及模擬開關的，具體涉及一種硅柵cmos模擬開關芯片。

背景技術：

1、模擬開關(analog?switches)在電子設備中主要起接通信號或斷開信號的作用。由于模擬開關具有功耗低、速度快、無機械觸點、體積小和使用壽命長等特點，因而在自動控制系統和計算機中得到了廣泛應用。

2、目前產品化的模擬開關，其用于連接外部電路的各端口多采用均勻分布在芯片外周的方式，但是對于不同功能的端口沒有明確的區域劃分，若端口的設置位置不當，會導致在內部版圖設計時版圖空間的浪費以及金屬線的過多交叉和重疊，造成芯片性能缺陷；而在測試與應用時，若端口連接錯誤，往往會導致芯片損毀。

技術實現思路

1、為解決現有技術存在的上述問題，本公開實施例提供一種硅柵cmos模擬開關芯片，該芯片的版圖結構包括：

2、端口版圖區，環繞設置于芯片邊緣，其中設置第一數據輸入/輸出端口、第二數據輸入/輸出端口和控制信號輸入端口，第一數據輸入/輸出端口和第二數據輸入/輸出端口分別位于芯片兩側；且第一數據輸入/輸出端口和第二數據輸入/輸出端口中的之一用于輸入數據，另一個用于輸出數據。

3、輸入控制電路版圖區，與端口版圖區鄰接并用于對來自控制信號輸入端口的控制信號進行整形；

4、一個或多個驅動電路版圖區，與輸入控制電路版圖區鄰接，能夠基于整形后的控制信號，生成驅動信號；

5、傳輸通道版圖區，與驅動電路版圖區數量相同且一一對應地鄰接，與端口版圖區鄰接，其中設置傳輸通道電路，傳輸通道電路分別與第一數據輸入/輸出端口、第二數據輸入/輸出端口連接，并且能夠基于驅動信號開啟/關斷。

6、前述方案中，

7、可選的，端口版圖區包括：

8、第一端口版圖區和第二端口版圖區，相對地設置在芯片兩端；

9、第三端口版圖區和第四端口版圖區，相對設置并且均位于第一端口版圖區和第二端口版圖區之間；

10、其中，

11、第一端口版圖區中設置第一數據輸入/輸出端口，第二端口版圖區中設置第二數據輸入/輸出端口，并且第一端口版圖區和第二端口版圖區中均設置靜電保護結構；

12、第三端口版圖區和第四端口版圖區均設置控制信號輸入端口、并且分別設置電源輸入端口、地線端口和靜電保護結構。

13、前述方案中，將數據輸入/輸出端口分為兩組，分布在芯片的兩側，分別用于輸入和輸出，便于后續測試與應用，也能夠避免因端口連接錯誤導致的芯片損毀問題。

14、可選的，第一端口版圖區和第二端口版圖區的兩端均朝向彼此延伸并呈“u”形。前述特征可以盡量減少輸入輸出接線時出現金屬線(如鋁線)過長，導致電路延遲時間受影響，且與管殼壓焊連接方便，避免壓焊失誤。

15、可選的，端口版圖區中相鄰各部分間距6μm至10μm。該間距設置的作用是，避免芯片面積產生不必要的空間浪費，也能夠避免mos管周圍的隔離保護槽在制作過程中發生相交或者交疊，從而導致芯片電參數異常甚至功能失效。和/或，輸入控制電路版圖區與第三端口版圖區或第四端口版圖區的間距為190μm至200μm。該間距的作用是，避免芯片面積產生不必要的空間浪費，便于芯片空間分布電源線和地線，且在工藝流片時，減少第三端口版圖區和第四端口版圖區中的各端口與輸入控制電路版圖區中不相干金屬線的錯誤連接。和/或，驅動電路版圖區與輸入控制電路版圖區間距6μm至10μm。

16、可選的，輸入控制電路版圖區為矩形，與第一端口版圖區或者第二端口版圖區鄰接，且與第三端口版圖區和第四端口版圖區鄰接；

17、輸入控制電路版圖區中設置多級反相器電路，多級反相器電路與控制信號輸入端口連接；

18、可選的，驅動電路版圖區中設置多級反相器電路，與輸入控制電路版圖區中的電路電連接，被配置為增大所接收信號的驅動能力和改善延遲時間。

19、可選的，傳輸通道版圖區包括：

20、主體部，與第一端口版圖區和第二端口版圖區中的之一鄰接；

21、延伸部，一端連接主體部，另一端沿朝向第一端口版圖區和第二端口版圖區中的另一延伸；

22、其中，

23、在與延伸方向垂直的方向上，延伸部的寬度小于主體部；

24、傳輸通道版圖區與對應的驅動電路版圖區組合呈矩形。

25、該可選方案中，傳輸通道版圖區主體部、延伸部的設計，能最大程度的縮短驅動電路版圖區到傳輸通道版圖區的金屬線長度，實現電信號更快速的傳輸，也能高效率的利用芯片面積；另外，驅動電路版圖區與傳輸通道版圖區共同結合形成一個新的矩形，也使芯片內部版圖更加規整、整齊，利于各版圖區緊湊排布，有利于實現芯片的小型化。

26、可選的，傳輸通道版圖區與鄰接的端口版圖區間距190μm至200μm。

27、可選的，傳輸通道版圖區中設置對稱式傳輸通道電路以及傳輸通道的襯底偏置結構；

28、傳輸通道電路分別電連接第一端口版圖區、第二端口版圖區中的第一數據輸入/輸出端口和第二數據輸入/輸出端口；

29、傳輸通道電路與驅動電路版圖區中的多級反相器電路電連接，傳輸通道電路用于傳輸通道兩側電平信號的傳輸。

30、可選的，硅柵cmos模擬開關芯片具有多個通道，驅動電路版圖區和傳輸通道版圖區的數量均與通道數相同；

31、其中，相鄰的驅動電路版圖區、傳輸通道版圖區對稱設置。

32、綜上所述，采用本公開實施例中提供的芯片版圖結構，可有利于避免多余版圖空間的浪費以及多層金屬線的過多交叉和重疊，從而避免因版圖布局不合理所導致的芯片性能缺陷；并且在芯片測試與應用時，可有效識別各個端口，從而提高測試效率和應用安全性，避免因端口誤接導致的芯片損毀。另一方面，芯片內部版圖區域的利用效率較高，芯片整體結構緊湊，利于實現芯片的小型化。

技術特征：

1.一種硅柵cmos模擬開關芯片，其特征在于，包括如下版圖結構：

2.根據權利要求1所述的硅柵cmos模擬開關芯片，其特征在于，所述端口版圖區(100)包括：

3.根據權利要求2所述的硅柵cmos模擬開關芯片，其特征在于，所述第一端口版圖區(101)和第二端口版圖區(102)的兩端均朝向彼此延伸并呈“u”形。

4.根據權利要求2所述的硅柵cmos模擬開關芯片，其特征在于，所述端口版圖區(100)中相鄰各部分間距6μm至10μm；

5.根據權利要求2所述的硅柵cmos模擬開關芯片，其特征在于，所述輸入控制電路版圖區(200)為矩形，與所述第一端口版圖區(101)或所述第二端口版圖區(102)鄰接，且與第三端口版圖區(103)和第四端口版圖區(104)鄰接；

6.根據權利要求1所述的硅柵cmos模擬開關芯片，其特征在于，所述驅動電路版圖區(300)中設置多級反相器電路，與所述輸入控制電路版圖區(200)中的電路電連接，被配置為增大所接收信號的驅動能力和改善延遲時間。

7.根據權利要求2所述的硅柵cmos模擬開關芯片，其特征在于，所述傳輸通道版圖區(400)包括：

8.根據權利要求7所述的硅柵cmos模擬開關芯片，其特征在于，所述傳輸通道版圖區(400)與鄰接的所述端口版圖區(100)間距190μm至200μm。

9.根據權利要求7所述的硅柵cmos模擬開關芯片，其特征在于，所述傳輸通道版圖區(400)中設置對稱式傳輸通道電路以及傳輸通道的襯底偏置結構；

10.根據權利要求1至9中任一項所述的硅柵cmos模擬開關芯片，其特征在于，所述硅柵cmos模擬開關芯片具有多個通道，所述驅動電路版圖區(300)和所述傳輸通道版圖區(400)的數量均與通道數相同；

技術總結
本公開提供一種硅柵CMOS模擬開關芯片，包括端口版圖區，環繞設置于芯片邊緣，其中設置第一數據輸入/輸出端口、第二數據輸入/輸出端口和控制信號輸入端口，第一數據輸入/輸出端口和第二數據輸入/輸出端口分別位于芯片兩側；輸入控制電路版圖區，與端口版圖區鄰接并用于對來自控制信號輸入端口的控制信號進行整形；一個或多個驅動電路版圖區，與輸入控制電路版圖區鄰接，能夠基于整形后的控制信號，生成驅動信號；傳輸通道版圖區，與驅動電路版圖區數量相同且一一對應地鄰接，與端口版圖區鄰接，設置傳輸通道電路，傳輸通道電路與第一數據輸入/輸出端口、第二數據輸入/輸出端口連接，并且能夠基于驅動信號開啟/關斷。

技術研發人員：袁月,吳迪
受保護的技術使用者：北京宇翔電子有限公司
技術研發日：20240724
技術公布日：2025/4/28