本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，特別涉及一種邏輯門晶體管、新結(jié)構(gòu)邏輯門及其數(shù)據(jù)操作方法。

背景技術(shù)：

1、后摩爾時代先進(jìn)集成電路的深入發(fā)展需要核心半導(dǎo)體器件在新的工作機(jī)制與新的材料應(yīng)用上取得重要突破。以鐵電材料取代傳統(tǒng)柵絕緣介質(zhì)的場效應(yīng)晶體管由于具備獨(dú)特的內(nèi)在電勢調(diào)控和極化電荷非易失存儲功能，以及良好的cmos集成兼容性，在大規(guī)模邏輯與存儲電路、新型存內(nèi)邏輯及類腦智能計算電路中展示出低功耗和高密度的集成潛力，以滿足后摩爾時代發(fā)展極低功耗新原理器件技術(shù)的需求。

2、現(xiàn)有半導(dǎo)體器件，功能很多比較單一，例如無法同時實(shí)現(xiàn)邏輯門和存儲功能，而且現(xiàn)有邏輯門結(jié)構(gòu)占用面積大，因而存儲密度較低。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問題是提供一種邏輯門晶體管、新結(jié)構(gòu)邏輯門及其數(shù)據(jù)操作方法，擴(kuò)展了半導(dǎo)體器件的功能，可以同時實(shí)現(xiàn)邏輯門和存儲功能。現(xiàn)有coms工藝技術(shù)可以完全實(shí)現(xiàn)或兼容本發(fā)明的新結(jié)構(gòu)，同樣地，三極管工藝也可以提出關(guān)于添加溝道電極的新結(jié)構(gòu)，如圖8所示。

2、本發(fā)明提供了一種邏輯門晶體管，包括：

3、位于半導(dǎo)體層中的柵疊層和至少一個溝道控制區(qū)；

4、其中，所述柵疊層包括柵極電極和柵極電介質(zhì)，所述柵極電極控制所述半導(dǎo)體層，所述柵極電介質(zhì)夾在所述柵極電極和所述半導(dǎo)體層之間；

5、鐵電材料、磁電材料、相變材料、量子效應(yīng)材料、阻變效應(yīng)材料、存儲效應(yīng)材料、半導(dǎo)體材料、超導(dǎo)材料、導(dǎo)體材料、絕緣材料、介質(zhì)材料二維材料、一維材料、三維材料、鈣鈦礦材料、氧化物、硫化物、氰化物、氫化物、硅化物中的一種或幾種作為絕緣層添加層、絕緣層材料、絕緣層添加材料、半導(dǎo)體層材料、半導(dǎo)體溝道材料、或者溝道電極材料，實(shí)現(xiàn)邏輯多態(tài)、存儲多態(tài)；

6、在溝道控制區(qū)設(shè)置有溝道電極。

7、其中，所述半導(dǎo)體襯底和所述摻雜區(qū)分別作為所述邏輯晶體管的源區(qū)和漏區(qū)。

8、所述至少一個溝道控制區(qū)包括單個溝道控制區(qū)，所述單個溝道控制區(qū)至少部分地圍繞所述柵疊層。

9、所述至少一個溝道控制區(qū)由選自導(dǎo)體、半導(dǎo)體、或?qū)w與半導(dǎo)體的任意疊層組成。

10、可選的，所述鐵電材料為h3s、nbn、lah10、batio3、pbzrxti1-xo3、bifeo3、cips(cuinxp(3-x)sy，例如cuinp2s6)、hzo(hfzrox)、mote2、zrtio4、pbtio3、ba(zr,ti)o3、srtio3、bawo4、bafe12o19、ybco(yba2cu3o7-x，例如yba2cu3o7)，bfmo(bife1-xmnxo3,例如bife0.9mn0.1o3)，pcmo(pr1-xcaxmno3，例如pr0.7ca0.3mno3)，lbco(la2-xbaxcuo4，例如la1.9ba0.1cuo4)，smfeaso1-xfx(例如smfeaso0.85f0.15)，cak(fe1-xmx)4as4(例如cakfe4as4)，ndfe1-xmxaso0.85(例如ndfeaso0.85)等中的一種或幾種。

11、可選的，所述相變材料為vo2、ge15sb85、ga36sb64、fe3o4、nbo2、peg((c2h4o)n)、銦(in)和錫(sn)的合金、c60、c70等；rms(rexmo1-xs2)、gst((gete)x(sb2te3)y，aist((ag1-xinx)(sb1-xtex)2，例如ag5in5sb60te30)，gsst(例如ge2sb2se1te4,ge2sb2se4te1)，gd5(si1ge1-x)4(例如gd5si2ge2)，lafe13-xsix(例如lafe12si)，la0.5pr0.5fe11.5-xcoxsi1.5c0.2(例如la0.5pr0.5fe10.7co0.8si1.5c0.2(例如ge2sb2te5)、sb2te3、gsb((gesn)x(sb)y(例如gesnsb)、ast((alsb2)x(te)y，例如al1.5sb3te)、tasg(ti48as30si12ge10)中的一種或幾種。

12、可選的，所述磁電材料為zrtio4、fe2o3、fe3o4、srbatio3、sr1-xbaxtio3、bi4ge3o12、batio3、ba0.8sr0.2tio3、nio、niznfe2o4、linbo3、bto-pzt、bafe12o19、cr2o3、bifeo3、bimno3和lufe2o4、fcsb(fe90co78si12b10)、pmn-pzt((pb(mg1/3nb2/3)o3)1-x-(pb(zr1-ytiy)o3)x，例如pb(mgxnb1-x)o3-pbzro3-pbtio3)、pmn-pt((pb(mg1/3nb2/3)o3)1-x-(pbtio3)x，例如pb(mg1/3nb2/3)o3-pbtio3)中的一種或幾種。

13、可選的，所述量子效應(yīng)材料為ybco、pblatio3、cdse、gaas、pbse、bbo、ppln和鉛、鋅錫合金、冷原子氣體(如銣、鋰、鈉)，鐵、鎳、鈷等磁性材料中的一種或幾種。

14、可選的，所述阻變效應(yīng)材料為zro2、tio2、ta2o5、bifeo3、srruo3、srzro3、fe3o4、znfe2o4、batio3、pb(mg1/3nb2/3)o3-pbtio3、ba(sr0.7ba0.3)tio3、in2o3-sno2、cu2znsnse4、聚苯乙烯(ps)、la1-xsrxmno3、(pb,fe)nbo3cuox(如cuo0.5)、mos2-xo4(如mos2o4)、hfox(如hfo2)、wox(如wo2)、pcmo(pr1-xcaxmno3,例如pr0.7ca0.3mno3)、lsmo(laxsr1-xmno3，例如la0.5sr0.5mno3)、lcmo(laxca1-xmno3,例如la0.7ca0.3mno3)等中的一種或幾種。

15、可選的，所述存儲效應(yīng)材料為fe3o4、fe2o3、cofe(鈷鐵合金)、feco、fealsi、fept、mnfe、feni、copt、cofeb、sbi3、聚碳酸酯、si3n4、sio2、sioxny、se、bafe12o19、nife、agcl、agbr、ge2sb2te5、gesbte、al2o3/fe、fealox、聚苯胺(pani)中的一種或幾種。

16、可選的，所述超導(dǎo)材料為h2s、cecu2si、cetin5、cept3si、ba0.6k0.4fe2as2、lanic2、laniga2、captas、y3fe5o12/al、2h-mx2(m＝transition?metals；x＝chalcogenides)、2h-nbse2、(magic-angle?twisted?trilayer?graphene)(mattg).、2h-ws2、2hetas2、1td-mote2、w2n3、1t-pdte2、pb10-xcux(po4)6、(li,fe)ohfese、cuinco2te4、yba2cu3o7(釔合金銅氧化物)、ba(fe1-xcox)2as2、pb、mgb2、cuinse2、lafeaso、ba(fe,co)2as2、bscco、gdbco、ibi2sr2ca2cu3o10(bscco)、tl2ba2cuo6、yba2fe3se5中的一種或幾種。

17、可選的，所述半導(dǎo)體效應(yīng)材料為si、in2se3、gaas、gap、cdse、znse、pbse、bn、zns、pbs、inp、gan、al2se3、alas、inas、sige、cdse中的一種或幾種。

18、可選的，所述鈣鈦礦材料為cspbbr3、mapbi3-xclx、sbt(srbi1-xtixo9，例如srbitio9)、blt(bi4-xlaxti3o12，例如bi3.5la0.5ti3o12)、pzt(pbzr1-xtixo3。例如pbzr0.7ti0.3o3)、cs1-xfaxpbbr3,例如cs0.8fa0.2pbbr3、ch3nh3pbx3(如ch3nh3pbbr3、ch3nh3pbi3)中的一種或幾種。

19、可選的，所述二維材料為gas、h-bn、as2te3、bi2s3、2h-ws2、gase、ges、gese、hfs2、hfse2、in2se3、mos2、2h-mos2、mote2、mose2、mosse、mows2、mowse2、res2、rese2、sb2te3、sns2、snse2、1t-tas2、wse2、zrse2、zrse3、acs中的一種或幾種。

20、優(yōu)選地，所述溝道電極由選自pt、pd、au、ni、ag、cu、al、mo、in、ti中的任意一種金屬或其任意合金或其任意疊層組成。所述溝道電極的目的是為了可以和連接部分形成結(jié)電容、或者可以用于提取出連接區(qū)域的局部電壓、或者可以進(jìn)行對連接區(qū)域的調(diào)控。

21、優(yōu)選地，在溝道控制區(qū)設(shè)置有溝道電極，所述溝道電極與所述源極、漏極相互分離；所述至少一個溝道控制區(qū)由選自導(dǎo)體、半導(dǎo)體、或?qū)w與半導(dǎo)體的任意疊層組成。

22、優(yōu)選地，所述至少一個溝道控制區(qū)由任意鐵電材料的單層或疊層組成，或者任意鐵電材料與導(dǎo)體的疊層組成，所述鐵電材料作為所述導(dǎo)體與所述半導(dǎo)體層之間的柵極電介質(zhì)。

23、可選地，形成所述至少一個溝道控制區(qū)的步驟包括：在所述至少一個第二溝槽中沉積導(dǎo)電材料，以填充所述至少一個第二溝槽；以及對所述導(dǎo)電材料進(jìn)行回蝕刻以形成所述至少一個溝道控制區(qū)，其中，所述至少一個溝道控制區(qū)位于所述至少一個第二溝槽的下部，并且與所述摻雜區(qū)彼此隔開。

24、可選地，形成所述至少一個溝道控制區(qū)的步驟包括：在所述至少一個第二溝槽的下部沉積導(dǎo)電材料以形成所述至少一個溝道控制區(qū)，其中，所述至少一個溝道控制區(qū)位于所述至少一個第二溝槽的下部，并且與所述摻雜區(qū)彼此隔開。

25、可選地，所述溝道電極通過摻雜工藝、或/和沉積工藝、或/和外延工藝、或/和自組裝工藝、或/和旋涂工藝、或/和濺射工藝、或/和填充工藝、或/和roll-to-roll工藝、或/和水熱法工藝、或/和壓印工藝、或/和滾壓工藝、或/和打印工藝、或/和蒸鍍工藝加工。

26、可選地，還包括：在所述至少一個第二溝槽的上部形成第一絕緣層。

27、可選地，還包括：在所述摻雜區(qū)上形成第二絕緣層；以及在所述第二絕緣層上分別形成源極電極、柵極電極和溝道電極，其中，所述源極電極、所述柵極電極和所述溝道電極分別連接至所述摻雜區(qū)、所述柵極導(dǎo)體和所述溝道控制區(qū)。

28、可選地，還包括：在所述半導(dǎo)體襯底的第二表面上形成源極電極；或在所述第二絕緣層的表面上形成源極電極，其中，所述源極電極連接至所述半導(dǎo)體襯底。

29、可選地，所述半導(dǎo)體襯底和所述摻雜區(qū)為n型和p型中的一種摻雜類型，所述半導(dǎo)體層為所述n型和所述p型中的另一種摻雜類型。

30、本發(fā)明還提供了一種新結(jié)構(gòu)邏輯門，通過多個邏輯門晶體管搭建與門、或門、非門、與非門、或非門、異或門、同或門中的一種。

31、本發(fā)明還提供了一種新結(jié)構(gòu)邏輯門的陣列，陣列單元包括所述的結(jié)構(gòu)，包括：

32、所述漏極與第二位線連接；所述目標(biāo)字線控制端，包括第一字線和第二字線中的至少一個；所述目標(biāo)字線控制端用于導(dǎo)通所述晶體管；所述輸入柵極與所述字線至少一條共線連接，或者所述多個柵極和所述多條字線連接；所述溝道電極和所述第一位線共線連接；所述目標(biāo)字線控制端用于實(shí)現(xiàn)所述晶體管的輸出相同或不同電流控制、電荷存儲、溝道控制區(qū)溝道電極輸出電壓提取。

33、本發(fā)明還提供了一種新結(jié)構(gòu)邏輯門的數(shù)據(jù)操作方法，包括：

34、在寫入操作，經(jīng)由多條字線中的選定字線施加?xùn)艠O電壓，第一位線、第二位線分別和控制區(qū)電極、漏極連接；以及，經(jīng)由多條第二位線中的選定第二位線施加漏極電壓，以使選定邏輯門晶體管處于導(dǎo)通狀態(tài)，以及，經(jīng)由多條第一位線中的選定第一位線向所述選定邏輯門晶體管提取控制區(qū)電壓，以提取所述選定邏輯門晶體管的邏輯狀態(tài)；以及

35、在讀取操作中，經(jīng)由多條字線中的選定字線施加?xùn)艠O電壓，以及，經(jīng)由多條第二位線中的選定第二位線施加漏極電壓，以使選定邏輯門晶體管處于導(dǎo)通狀態(tài)，以及，在所述多條第一位線斷開的情形下，經(jīng)由所述多條第二位線中的選定第二位線檢測所述選定邏輯晶體管的漏極電流以獲得所述選定邏輯門晶體管的邏輯狀態(tài)，以及，在所述多條第一位線連接的情形下，經(jīng)由所述多條第二位線中的選定第二位線檢測所述提取邏輯晶體管的控制區(qū)電壓以獲得所述選定邏輯門晶體管的邏輯狀態(tài)。

36、本發(fā)明可以實(shí)現(xiàn)全部邏輯門，常見的邏輯門包括“與”門，“或”門，“非”門，“異或”(也稱：互斥或)等等。邏輯門可以組合使用實(shí)現(xiàn)更為復(fù)雜的邏輯運(yùn)算。該新單晶體管具有平面晶體管結(jié)構(gòu)和垂直晶體管結(jié)構(gòu)，其中，溝道控制區(qū)經(jīng)由柵極的開口延伸至溝道區(qū)，從而與溝道區(qū)之間形成結(jié)電容。該晶體管經(jīng)由施加溝道控制區(qū)電壓等電極的電壓對控制區(qū)與溝道形成的結(jié)電容進(jìn)行充放電，可以實(shí)現(xiàn)數(shù)據(jù)存儲功能，其中，柵極和控制柵極電壓不同。

37、基本邏輯門是數(shù)字電路中最基礎(chǔ)的構(gòu)建塊，用于處理和操作二進(jìn)制信號。以下是常見的基本邏輯門：與門、或門、非門、異或門、同或門、或非門、與非門；這些基本邏輯門是數(shù)字電路設(shè)計和計算機(jī)組成的基礎(chǔ)，并可以組合使用來構(gòu)建更復(fù)雜的數(shù)字電路和邏輯功能。

38、本發(fā)明的結(jié)構(gòu)可以用既有工藝線實(shí)現(xiàn)，也可以基于既有工藝步驟調(diào)整實(shí)現(xiàn)，溝道電極、控制區(qū)材料可以是半導(dǎo)體材料、導(dǎo)體材料或幾種材料的合并。實(shí)際制備過程可能會因制造廠商、器件尺寸和工藝技術(shù)等因素而有所不同。本發(fā)明的結(jié)構(gòu)可視專利主體來調(diào)整。

39、本發(fā)明的晶體管可用三維結(jié)構(gòu)圖、二維結(jié)構(gòu)圖示意。

40、有益效果

41、本發(fā)明的新結(jié)構(gòu)邏輯門提供了一種減少所需電路面積和降低設(shè)備能耗的思路，實(shí)現(xiàn)邏輯功能的時候，溝道電極的一個功能是為了可以從溝道提取電壓。本結(jié)構(gòu)還可實(shí)現(xiàn)仿生功能和存算一體功能，具有良好的應(yīng)用前景；

42、本發(fā)明可以實(shí)現(xiàn)多種邏輯門，包括但不限于以下：與門、或門、非門、異或門、同或門、或非門、與非門；本發(fā)明基于以上基本邏輯門可以組合使用來構(gòu)建各種復(fù)雜的數(shù)字電路和邏輯功能。以下是一些常見的電路和功能，可以使用基本邏輯門進(jìn)行實(shí)現(xiàn)：多路復(fù)用器(multiplexer)：使用與門、或門和非門組合實(shí)現(xiàn)多個輸入信號選擇一個輸出信號的功能。解碼器(decoder)：使用與門和非門組合實(shí)現(xiàn)將二進(jìn)制編碼轉(zhuǎn)換為對應(yīng)的輸出信號的功能。編碼器(encoder)：使用與門和非門組合實(shí)現(xiàn)將多個輸入信號編碼為二進(jìn)制輸出的功能。加法器(adder)：使用與門、或門和異或門組合實(shí)現(xiàn)對二進(jìn)制數(shù)進(jìn)行加法運(yùn)算的功能。計數(shù)器(counter)：使用與門、或門和觸發(fā)器組合實(shí)現(xiàn)對輸入脈沖進(jìn)行計數(shù)的功能。存儲器(memory)：使用觸發(fā)器組合實(shí)現(xiàn)數(shù)據(jù)存儲和讀取功能，如寄存器、ram(隨機(jī)訪問存儲器)等。時序邏輯電路(sequential?logic?circuit)：使用觸發(fā)器和基本邏輯門組合實(shí)現(xiàn)存儲和記憶之間的狀態(tài)轉(zhuǎn)換的功能，如時序控制器和狀態(tài)機(jī)等。