專利名稱：成像設備的制作方法
技術領域：
本發明涉及一種成像設備。
背景技術：
通常認為S/N比和信號動態范圍是固態成像設備中的重要產品指標。關于這些指標，日本專利公開2004-015701提供放大電路和檢測電路，從而改進上述指標，所述放大電路控制施加于每個像素的像素信號的增益，所述檢測電路檢測通過按兩維矩陣排列像素而形成的像素陣列的每個像素列的像素信號的電平。
此外，日本專利公開No. 6-070222提供放大從圖像感測元件輸出的信號的放大電路。使用通過對從圖像感測元件輸出的信號進行A/D轉換而獲得的數據對來自相對亮的區域的像素信號、以及使用通過對以更高增益放大的信號進行A/D轉換而獲得的數據對來自相對暗的區域的像素信號執行所謂的“嵌入(inlaid)”合成。據推測，該技術有效地使用成像設備的動態范圍。
然而，在日本專利公開No. 2004-015701中所公開的技術中，由于為每個像素列提供用于檢測來自像素的像素信號的檢測電路，所以固態成像設備所占據的面積增大，并且當檢測電路執行檢測時所消耗的功率也增大。假設利用使用反饋電容器和開關的可變增益放大器，并將MOS晶體管用作開關。在這種情況下，在改變用于每個像素的增益時，當電荷根據MOS晶體管的導通/截止操作而移動時，伴隨從放大像素信號的放大電路輸出的信號的偏移電壓波動。當這發生時，在切換放大器的增益時，存儲在反饋電容器中的信號電荷沒有完全移動到所使用的另一個反饋電容器，從而產生殘余電荷。這引起增益設計值變得與實際增益不同的問題。然而，日本專利公開No. 6-070222中所公開的技術既不能改進從圖像感測元件輸出的信號的S/N比，也不能使圖像感測元件的動態范圍變寬。發明內容
本發明提供這樣一種技術，該技術的優點是防止當切換放大單元的增益時放大單元的輸出中的偏移電壓的波動，以使得增益設計值與實際增益一致。
本發明的一個方面提供一種成像設備，其包括像素部分，其通過光電轉換產生信號；和放大單元，其放大由像素部分產生的信號，所述放大單元包括輸入電容器，其具有兩個節點，其中，所述兩個節點之一連接至像素部分的輸出端子；放大電路，其具有反相輸入部分和非反相輸入部分，其中，所述反相輸入部分和非反相輸入部分之一連接至輸入電容器的兩個節點中的另一個節點，所述反相輸入部分和非反相輸入部分中的另一個連接至參考電壓節點；第一反饋電容器，其連接在輸入電容器的兩個節點中的另一個節點與放大電路的輸出部分之間；第一 MOS晶體管開關，其與第一反饋電容器串聯連接；第二 MOS晶體管開關，其與第一反饋電容器串聯連接，并具有彼此連接的漏極和源極；第二反饋電容器， 其連接在輸入電容器的兩個節點中的另一個節點與放大電路的輸出部分之間；第三MOS晶體管開關，其與第二反饋電容器串聯連接；和第四MOS晶體管開關，其與第二反饋電容器串CN 102547170 A聯連接，并具有彼此連接的漏極和源極，其中，第一反饋電容器、第一 MOS晶體管開關和第二 MOS晶體管開關串聯連接的電路與第二反饋電容器、第三MOS晶體管開關和第四MOS晶體管開關串聯連接的電路并聯連接，供給第一 MOS晶體管開關和第二 MOS晶體管開關的柵極的脈沖的相位相反，供給第三MOS晶體管開關和第四MOS晶體管開關的柵極的脈沖的相位相反。
從以下參照附圖對示例性實施例的描述，本發明的進一步的特征將變得清楚。


圖I是示出根據本發明實施例的成像設備的構造的示例的電路圖；以及
圖2是圖I中所示的成像設備的操作時序圖。
具體實施方式
圖I是示出根據本發明實施例的成像設備的構造的示例的電路圖。該成像設備包括像素部分I和放大單元2。像素部分I包括包含光電轉換器的像素，并通過使用光電轉換器進行光電轉換來產生信號。像素部分I可包括例如多個像素，所述多個像素被排列成形成多個像素行和像素列。放大單元2放大由像素部分I產生的信號。當例如像素部分I包括多個像素列時，可對每個列提供放大單元2作為列放大單元。放大單元2可包括輸入電容器CO、放大電路3、第一反饋電容器Cl、第二反饋電容器C2、第一 MOS晶體管開關8、第二 MOS晶體管開關4、第三MOS晶體管開關9和第MOS晶體管開關5。放大單元2還可包括第 MOS晶體管開關7、第TK MOS晶體管開關6、第七MOS晶體管開關10和第八MOS晶體管開關11。
輸入電容器CO使其一個節點連接至像素部分I的輸出端子。放大電路3的反相輸入部分和非反相輸入部分之一連接至輸入電容器CO的另一個節點,放大電路3的反相輸入部分和非反相輸入部分中的另一個連接至參考電壓VCOR的節點。第一反饋電容器Cl連接在輸入電容器CO的所述另一個節點與放大電路3的輸出部分12之間。第一 MOS晶體管開關8與第一反饋電容器Cl串聯連接。第二 MOS晶體管開關4與第一反饋電容器Cl串聯連接，并且它的漏極和源極彼此連接。第二反饋電容器C2連接在輸入電容器CO的所述另一個節點與放大電路3的輸出部分12之間。第三MOS晶體管開關9與第二反饋電容器C2 串聯連接。第MOS晶體管開關5與第二反饋電容器C2串聯連接，并且它的漏極和源極彼此連接。第一反饋電容器Cl、第一 MOS晶體管開關8和第二 MOS晶體管開關4串聯連接的電路與第二反饋電容器C2、第三MOS晶體管開關9和第四MOS晶體管開關5串聯連接的電路并聯連接。如圖2所示，供給第一 MOS晶體管開關8和第二 MOS晶體管開關4的柵極的脈沖的相位相反。供給第三MOS晶體管開關9與第MOS晶體管開關5的柵極的脈沖的相位相反。
第五MOS晶體管開關7連接在輸入電容器CO的所述另一個節點與放大電路3的輸出部分12之間。第六MOS晶體管開關6與第五MOS晶體管開關7串聯連接,并且它的漏極和源極彼此連接。第五MOS晶體管開關7和第六MOS晶體管開關6串聯連接的電路與第二反饋電容器C2、第三MOS晶體管開關9和第MOS晶體管開關5串聯連接的電路并聯連接。 如圖2所示，供給第五MOS晶體管開關7和第六MOS晶體管開關6的柵極的脈沖的相位相反。第七MOS晶體管開關10連接在第一反饋電容器Cl與參考電壓VCOR的節點之間。第八MOS晶體管開關11連接在第二反饋電容器C2與參考電壓VCOR的節點之間。
從像素部分I輸出的電壓施加于布置在放大單元2中的輸入電容器CO的一個節點。放大單元2中的放大電路3的反相輸入部分連接至輸入電容器CO的另一個節點、反饋電容器Cl和C2中的每個的一個節點、用于重置反饋電容器Cl和C2 (它們的電荷)的開關 (晶體管)6的兩個節點、以及重置開關7的一個節點。放大電路3的非反相輸入部分連接至參考電壓VCOR的節點。開關4和5用作偏移補償開關。開關4和5分別用作補償當為了增益切換斷開開關8和9時來自開關8和9的柵電極的饋通電荷的虛擬(dummy)開關。 開關4和5的柵極寬度均為開關8和9中的對應一個的柵極寬度的大約一半，并且其源電極和漏電極彼此連接。對開關4和5中的每個的柵電極施加脈沖，所述脈沖的相位與施加于開關8和9中的對應一個的柵電極的脈沖的相位相反。在該實施例中，用于選擇反饋電容器Cl和C2的開關8和9中的每一個分別有一個節點連接至用作增益補償開關的開關10 和11中的對應一個的一個節點。因此，當分別接通開關8或9以選擇反饋電容器Cl或C2 時在放大電路3中產生的增益誤差被校正。用作增益補償開關的開關10和11均具有其共同連接至參考電壓VCOR節點的另一個節點。開關7、8和9均具有其連接至放大電路3的輸出部分12的另一個節點。
電容器17通過開關13連接至放大電路3的輸出部分12。電容器18通過開關14 連接至放大電路3的輸出部分12。差動放大器21的差動輸入部分20通過開關15連接至電容器17。差動放大器21的差動輸入部分19通過開關16連接至電容器18。移位寄存器 37的輸出部分24控制開關15。移位寄存器37的輸出部分23控制開關16。差動放大器 21將差動輸入部分19與20之間的電壓差從輸出部分22輸出。雖然在該實施例中假設所有開關都是NMOS晶體管，但是本發明不限于NMOS晶體管。
圖2是圖I中所示的成像設備的操作時序圖。將參照圖2對成像設備的操作進行描述。在時間段A期間，像素部分I被施加重置脈沖，并被重置。在時間段A期間，高電平脈沖施加于開關7、8和9的柵電極，以使它們接通，低電平脈沖施加于開關4、5和6的柵電極，以使它們斷開。此時，施加于開關4、5和6的柵電極的脈沖被設置為相位總是分別與施加于開關8、9和7的柵極的脈沖的相位相反。如此，使反饋電容器Cl和C2放電，并且由于放大電路3具有電壓跟隨器構造，所以放大電路3的輸入轉換偏移電壓Voff出現在放大電路3的反相輸入部分中。參考電壓VCOR和放大電路3的輸入轉換偏移電壓Voff的總電壓與像素部分I的重置輸出電壓Vres之間的電壓差(VCOR+Voff-Vres)施加于輸入電容器 CO。電壓VCOR+Voff出現在放大電路3的輸出部分12中，并通過接通開關14而被存儲在電容器18中。
接著，在時間段B期間，為了選擇反饋電容器Cl，低電平脈沖施加于開關7和9 的柵電極，以使它們斷開，高電平脈沖施加于開關5和6的柵電極，以使它們接通。此后， 像素部分I通過光電轉換輸出與入射光對應的信號電壓Vsig。由于放大電路3產生負反饋效果，所以放大電路3的反相輸入部分處的電勢保持在VCOR+Voff。此外，輸入電容器 CO中保存的電荷被存儲，所以電荷(COX(Vsig-Vres))移動到反饋電容器Cl。在放大電路3的輸出部分12中出現電壓{(Vsig-Vres) X (C0/C1)+VCOR+Voff}，該電壓對應于電壓 Vsig與重置狀態下輸出的電壓Vres之間的電壓差(Vsig-Vres)。開關13接通，以將電壓{(Vsig-Vres) X (C0/C1)+VCOR+Voff}存儲在電容器 17 中。
當MOS晶體管用作開關時，慣例是利用這樣的特征，即，當例如跨晶體管的柵極和源極的電壓低于閾值電壓時，該NMOS晶體管截止，當該電壓高于閾值電壓時，該NMOS晶體管導通。當NMOS晶體管截止時，它的柵電極從電源電壓變為0V。重疊電容(寄生電容)存在于柵電極與源和漏電極之間。此外，當使MOS晶體管截止時，該MOS晶體管的溝道中的電荷被吸收在源極和漏極中。因此，由柵極電壓的變化量與重疊電容的值的乘積確定的電荷和溝道電荷的一部分隨著MOS晶體管截止而變化。該變化被稱為MOS晶體管的饋通。開關4、5和6分別與開關8、9和7串聯連接，并且根據相位相反的脈沖驅動它們的柵電極，開關4、5和6的柵極寬度均為MOS晶體管8、9和7中的對應一個的柵極寬度的一半，并且其源電極和漏電極均彼此連接。如此，具有相反極性的電荷移動，從而使得可抵消所述饋通。
當移位寄存器37的輸出部分23和24的脈沖電平變為高電平時，開關16和15接通，以分別將存儲在電容器18和17中的電壓分別施加于差動放大器21的差動輸入部分19 和20。差動放大器21將存儲在電容器17和18中的電壓彼此相減，并從輸出部分22輸出電壓{(Vsig-Vres) X (C0/C1)}。
在時間段C中，為了選擇反饋電容器C2，接通開關9，斷開開關5，并且斷開開關8。雖然時間段C包括在其中開關8、9和10都接通的過渡時間段，但是即使不提供該過渡時間段，也不引起操作問題。此外，與開關9同時地接通開關10，以便將參考電壓VCOR施加于反饋電容器Cl的一個節點電壓，從而將跨反饋電容器Cl的節點的電壓從{(Vsig-Vres) X (C0/C1)}變為Voff。通過該操作，存儲在反饋電容器Cl中的電荷從{(Vsig-Vres) XCO}變為Voff XC1，并且作為以前的電荷與后來的電荷之間的差的電荷{(Vsig-Vres) XCO-Voff XCl}移動到反饋電容器C2。因此，跨反饋電容器C2的節點的電壓變為{(Vs i g-Vres) X C0/C2_Vof f XC1/C2}，并且從輸出部分12輸出的電壓變為 {(Vsig-Vres) XC0/C2+VoffX (1-C1/C2)+VC0R}。此后，如上所述，斷開開關8，并接通開關4。此時，如果沒有偏移補償開關4和5，則開關8和9的柵極溝道電荷基于它們的開/關操作而移動，并被存儲在反饋電容器C2中。因此,該電荷在從輸出部分12輸出的電壓中產生偏移。當開關8的狀態從導通狀態變為截止狀態時，一旦開關4的狀態從截止狀態變為導通狀態，則開關8的溝道電荷被吸收為開關4的溝道電荷，所以該電荷既不移動到反饋電容器C2，也不被存儲。
開關4、5和6中的每個的MOS晶體管的合適的柵極寬度基本上是開關7、8和9中的對應一個的MOS晶體管的柵極寬度的一半。然而，實踐中，由于各個開關的節點之間的電壓的不平衡，所以大于1/2的柵極寬度通常是最佳的。
在斷開開關8之后，開關13再次接通，輸出部分12的電壓被存儲在電容器17中， 并且移位寄存器37的輸出部分23和24的脈沖電平變為高電平，從而分別接通開關16和15。因此，電容器17與18之間的電壓差{(Vsig-Vres) XC0/C2_Voff XC1/C2}從差動放大器21的輸出部分22輸出。當輸入轉換偏移電壓Voff足夠低時，用等于原始增益設計值的 {(Vsig-Vres) XC0/C2}近似表示(approximate)該輸出電壓。
根據該實施例的成像設備設有放大單元2，從而使得可使信號動態范圍變寬，并改進S/N比。通過上述操作序列，在像素部分I輸出與入射光對應的信號的同時，可通過抑制放大電路3的增益誤差和偏移誤差來改變放大電路3的增益。偏移補償開關4和5分別與MOS晶體管開關8和9串聯連接，MOS晶體管開關8和9分別切換多個確定放大電路3的增益的反饋電容器Cl和C2。因此，在放大單元2的增益能夠在從像素部分I輸出信號時改變的成像設備中，當導通晶體管8或9以選擇相應的反饋電容器Cl或C2以便改變增益時，可對放大電路3中所產生的偏移電壓進行校正。這使得可防止當切換為每列設置的可變增益放大單元2的增益時放大單元2的輸出中的偏移電壓的波動，并可提供在其中每個增益的設計值與實際增益一致的放大單元2。
盡管已參照示例性實施例對本發明進行了描述，但是應該理解，本發明不限于所公開的示例性實施例。以下權利要求的范圍應被賦予最寬泛的解釋，以涵蓋所有這樣的修改以及等同的結構和功能。
權利要求
1.一種成像設備，包括像素部分，所述像素部分通過光電轉換產生信號；和放大單元，所述放大單元放大由所述像素部分產生的信號，所述放大單元包括輸入電容器，所述輸入電容器具有兩個節點，其中，所述兩個節點之一連接至所述像素部分的輸出端子；放大電路，所述放大電路具有反相輸入部分和非反相輸入部分，其中，所述反相輸入部分和非反相輸入部分之一連接至所述輸入電容器的兩個節點中的另一個節點，所述反相輸入部分和非反相輸入部分中的另一個連接至參考電壓節點；第一反饋電容器，所述第一反饋電容器連接在所述輸入電容器的兩個節點中的所述另一個節點與所述放大電路的輸出部分之間；第一 MOS晶體管開關，所述第一 MOS晶體管開關與所述第一反饋電容器串聯連接； 第二MOS晶體管開關，所述第二MOS晶體管開關與所述第一反饋電容器串聯連接，并具有彼此連接的漏極和源極；第二反饋電容器，所述第二反饋電容器連接在所述輸入電容器的兩個節點中的所述另一個節點與所述放大電路的輸出部分之間；第三MOS晶體管開關，所述第三MOS晶體管開關與所述第二反饋電容器串聯連接；和第四MOS晶體管開關，所述第四MOS晶體管開關與所述第二反饋電容器串聯連接，并具有彼此連接的漏極和源極，其中，所述第一反饋電容器、所述第一 MOS晶體管開關和所述第二MOS晶體管開關串聯連接的電路與所述第二反饋電容器、所述第三MOS晶體管開關和所述第四MOS晶體管開關串聯連接的電路并聯連接，供給所述第一 MOS晶體管開關和所述第二 MOS晶體管開關的柵極的脈沖的相位相反，并且供給所述第三MOS晶體管開關和所述第四MOS晶體管開關的柵極的脈沖的相位相反。
2.根據權利要求I所述的設備，其中，所述放大單元包括第五MOS晶體管開關，所述第五MOS晶體管開關連接在所述輸入電容器的兩個節點中的所述另一個節點與所述放大電路的輸出部分之間；和第六MOS晶體管，所述第六MOS晶體管與所述第五MOS晶體管串聯連接，并具有彼此連接的漏極和源極，所述第五MOS晶體管開關和所述第六MOS晶體管開關串聯連接的電路與所述第二反饋電容器、所述第三MOS晶體管開關和所述第四MOS晶體管開關串聯連接的電路并聯連接，并且供給所述第五MOS晶體管開關和所述第六MOS晶體管開關的柵極的脈沖的相位相反。
3.根據權利要求I所述的設備，其中，所述放大單元包括第七MOS晶體管開關，所述第七MOS晶體管開關連接在所述第一反饋電容器與所述參考電壓節點之間；和第八MOS晶體管開關，所述第八MOS晶體管開關連接在所述第二反饋電容器與所述參考電壓節點之間。
全文摘要
本發明涉及一種成像設備，所述成像設備包括像素部分和放大像素部分的信號的放大單元。放大單元包括輸入電容器，其具有第一節點和第二節點；放大電路；第一反饋電容器，其連接在輸入電容器與放大電路的輸出部分之間；第一MOS晶體管開關，其與第一反饋電容器串聯連接；第二MOS晶體管開關，其與第一反饋電容器串聯連接，并具有彼此連接的漏極和源極；第二反饋電容器，其連接在輸入電容器與輸出部分之間；第三MOS電容器開關，其與第二反饋電容器串聯連接；和第四MOS晶體管開關，其與第二反饋電容器串聯連接，并具有彼此連接的漏極和源極。
文檔編號H04N5/243GK102547170SQ20111036386
公開日2012年7月4日 申請日期2011年11月17日 優先權日2010年11月17日
發明者櫻木孝正 申請人:佳能株式會社