技術編號：41765420
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及半導體制造，尤其涉及一種半導體結構的形成方法。背景技術、隨著半導體工藝的進一步發展，晶體管的特征尺寸縮小到納米尺度后，等比例縮小技術面臨著越來越嚴峻的挑戰，如：遷移率退化、源漏穿通漏電、熱載流子效應等。其中遷移率退化是影響集成電路速度提升的主要難點。通過提高溝道內載流子的遷移率，可以彌補由于溝道高摻雜引起的庫侖相互作用、柵介質變薄導致的有效電場強度提高以及界面散射增強等因素引發的遷移率退化。、應變硅技術是通過在器件結構和材料的設計方面對溝道層引入應變，即應力變化，以改變溝道層襯底的...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。