本發明涉及半導體制造，尤其涉及一種半導體結構的形成方法。

背景技術：

1、隨著半導體工藝的進一步發展，晶體管的特征尺寸縮小到納米尺度后，等比例縮小技術面臨著越來越嚴峻的挑戰，如：遷移率退化、源漏穿通漏電、熱載流子效應等。其中遷移率退化是影響集成電路速度提升的主要難點。通過提高溝道內載流子的遷移率，可以彌補由于溝道高摻雜引起的庫侖相互作用、柵介質變薄導致的有效電場強度提高以及界面散射增強等因素引發的遷移率退化。

2、應變硅技術是通過在器件結構和材料的設計方面對溝道層引入應變，即應力變化，以改變溝道層襯底的晶格結構，從而提高溝道層載流子的遷移率，達到改善器件性能的目的。溝道層直接外延帶有應力的溝道材料將成為發展趨勢。鍺硅材料因其具有較高的載流子遷移率、更高的器件可靠性以及與現有硅基工藝兼容等特性，成為了新型溝道材料研究的熱點。

3、但是，鍺硅溝道器件的技術仍需不斷完善。

技術實現思路

1、本發明解決的技術問題是提供一種半導體結構的形成方法，以提高形成的半導體結構的性能。

2、為解決上述技術問題，本發明技術方案提供一種半導體結構的形成方法，包括：提供襯底；在所述襯底內形成初始凹槽，所述初始凹槽側壁表面和底部表面之間具有墻角面；在所述初始凹槽側壁表面、底部表面和所述墻角面表面形成第一外延層，以形成凹槽，所述第一外延層在所述側壁表面具有第一長晶速率，在所述底部表面具有第二長晶速率，在所述墻角面具有第三長晶速率，所述第一長晶速率和所述第二長晶速率均大于所述第三長晶速率；在所述凹槽內形成第二外延層。

3、可選的，所述第一外延層的形成工藝包括第一外延生長工藝；所述第一外延生長工藝的工藝參數包括：反應氣體包括ch3cl和h2，其中ch3cl的流量范圍為5sccm至200sccm，h2的流量范圍為10sccm至500sccm，氣壓范圍為2mtorr至1torr。

4、可選的，所述初始凹槽的形成方法包括：在所述襯底表面形成硬掩膜層，所述硬掩膜層內具有開口，所述開口暴露出部分所述襯底表面；以所述硬掩膜層為掩膜，刻蝕所述襯底，形成所述初始凹槽。

5、可選的，所述硬掩膜層的材料包括無定形硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一種或多種。

6、可選的，所述硬掩膜層的厚度范圍為5nm至150nm。

7、可選的，在形成所述第一外延層的同時，在所述硬掩膜層表面和所述開口側壁形成無定形材料層；在形成所述第二外延層之前，還包括：刻蝕所述無定形材料層，直到去除所述開口側壁的所述無定形材料層。

8、可選的，刻蝕所述無定形材料層的工藝包括各向同性干法刻蝕工藝；所述各向同性干法刻蝕工藝包括遠程等離子干法刻蝕工藝。

9、可選的，刻蝕所述無定形材料層的方法包括若干次循環工藝，各次循環工藝包括氧化處理工藝以及所述氧化處理工藝之后的刻蝕工藝。

10、可選的，所述刻蝕工藝包括各向同性干法刻蝕工藝和濕法刻蝕工藝中的一者或兩者的結合；所述各向同性干法刻蝕工藝包括原子層刻蝕工藝。

11、可選的，所述第二外延層的形成方法包括：在所述凹槽內形成第二外延材料層，所述第二外延材料層頂部表面高于所述硬掩膜層頂部表面；平坦化所述第二外延材料層，形成所述第二外延層。

12、可選的，所述第二外延材料層的形成工藝包括第二外延生長工藝；所述第二外延生長工藝的工藝參數包括：反應氣體包括sih4、geh4和h2，所述sih4的流量范圍為50sccm至3000sccm，所述geh4的流量范圍為50sccm至3000sccm，所述h2的流量范圍為10sccm至500sccm，氣壓范圍為5mtorr至2torr。

13、可選的，所述第二外延層的材料包括鍺硅。

14、可選的，所述第一外延層的材料與所述襯底的材料相同；所述第一外延層的材料包括單晶硅。

15、可選的，所述第一外延層的厚度范圍為至10nm。

16、可選的，在形成所述初始凹槽之后，且在形成所述第一外延層之前，還包括：對所述初始凹槽進行清洗處理。

17、與現有技術相比，本發明實施例的技術方案具有以下有益效果：

18、本發明技術方案提供的半導體結構的形成方法中，在所述初始凹槽側壁表面、底部表面和所述墻角面表面形成第一外延層，以形成凹槽，所述第一外延層在所述側壁表面具有第一長晶速率，在所述底部表面具有第二長晶速率，在所述墻角面具有第三長晶速率，所述第一長晶速率和所述第二長晶速率均大于所述第三長晶速率，所述第一外延層減緩了墻角面的彎曲程度，利于形成側壁相對于底部較為垂直的凹槽，優化所述凹槽的形貌，提高所形成的器件的性能。

19、進一步，在形成第一外延層的同時，在硬掩膜層表面和開口側壁形成無定形材料層；在形成第二外延層之前，還刻蝕所述無定形材料層，直到去除所述開口側壁的所述無定形材料層，避免了在無定形材料層和晶體材料層界面附近第二外延層長晶異常而引入層錯缺陷的情況，從而提高形成第二外延層的質量，進而提高器件的性能。

技術特征：

1.一種半導體結構的形成方法，其特征在于，包括：

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一外延層的形成工藝包括第一外延生長工藝；所述第一外延生長工藝的工藝參數包括：反應氣體包括ch3cl和h2，其中ch3cl的流量范圍為5sccm至200sccm，h2的流量范圍為10sccm至500sccm，氣壓范圍為2mtorr至1torr。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述初始凹槽的形成方法包括：在所述襯底表面形成硬掩膜層，所述硬掩膜層內具有開口，所述開口暴露出部分所述襯底表面；以所述硬掩膜層為掩膜，刻蝕所述襯底，形成所述初始凹槽。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述硬掩膜層的材料包括無定形硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一種或多種。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，所述硬掩膜層的厚度范圍為5nm至150nm。

6.如權利要求3所述的半導體結構的形成方法，其特征在于，在形成所述第一外延層的同時，在所述硬掩膜層表面和所述開口側壁形成無定形材料層；在形成所述第二外延層之前，還包括：刻蝕所述無定形材料層，直到去除所述開口側壁的所述無定形材料層。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，刻蝕所述無定形材料層的工藝包括各向同性干法刻蝕工藝；所述各向同性干法刻蝕工藝包括遠程等離子干法刻蝕工藝。

8.如權利要求6所述的半導體結構的形成方法，其特征在于，刻蝕所述無定形材料層的方法包括若干次循環工藝，各次循環工藝包括氧化處理工藝以及所述氧化處理工藝之后的刻蝕工藝。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，所述刻蝕工藝包括各向同性干法刻蝕工藝和濕法刻蝕工藝中的一者或兩者的結合；所述各向同性干法刻蝕工藝包括原子層刻蝕工藝。

10.如權利要求3所述的半導體結構的形成方法，其特征在于，所述第二外延層的形成方法包括：在所述凹槽內形成第二外延材料層，所述第二外延材料層頂部表面高于所述硬掩膜層頂部表面；平坦化所述第二外延材料層，形成所述第二外延層。

11.如權利要求10所述的半導體結構的形成方法，其特征在于，所述第二外延材料層的形成工藝包括第二外延生長工藝；所述第二外延生長工藝的工藝參數包括：反應氣體包括sih4、geh4和h2，所述sih4的流量范圍為50sccm至3000sccm，所述geh4的流量范圍為50sccm至3000sccm，所述h2的流量范圍為10sccm至500sccm，氣壓范圍為5mtorr至2torr。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二外延層的材料包括鍺硅。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一外延層的材料與所述襯底的材料相同；所述第一外延層的材料包括單晶硅。

14.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一外延層的厚度范圍為至10nm。

15.如權利要求1所述的半導體結構的形成方法，其特征在于，在形成所述初始凹槽之后，且在形成所述第一外延層之前，還包括：對所述初始凹槽進行清洗處理。

技術總結
一種半導體結構的形成方法，包括：提供襯底；在所述襯底內形成初始凹槽，所述初始凹槽側壁表面和底部表面之間具有墻角面；在所述初始凹槽側壁表面、底部表面和所述墻角面表面形成第一外延層，以形成凹槽，所述第一外延層在所述側壁表面具有第一長晶速率，在所述底部表面具有第二長晶速率，在所述墻角面具有第三長晶速率，所述第一長晶速率和所述第二長晶速率均大于所述第三長晶速率；在所述凹槽內形成第二外延層，利于形成側壁相對于底部較為垂直的凹槽，優化所述凹槽的形貌，提高所形成的器件的性能。

技術研發人員：紀世良,譚程,趙振陽
受保護的技術使用者：中芯國際集成電路制造(上海)有限公司
技術研發日：
技術公布日：2025/4/28