專利名稱：移位暫存器及其方法
技術領域：
本發明涉及移位暫存器(shift register),尤其涉及一種具有較精簡電路與較低靜態功率消耗的移位暫存器。
背景技術：
一種將掃描驅動電路(Scan driver,—般稱作柵極驅動器:Gate driver)結合在玻璃基版上面并且利用標準薄膜晶體管制程(Thin film transistorprocess)生產,從而可以達到更高分辨率以及降低生產成本的技術已經被廣泛使用，其已經成功實現于只有N型晶體管(N-type transistor)的非晶娃薄膜晶體管制程(Amorphous silicon thinfilm transistor process),掃描驅動電路是以移位暫存器來實現其功能。圖1所示為韓國三星(Samsung)在2008年公開的柵極驅動電路(美國專利申請號US 20080100560),其包括上拉部(pull-up part)211、下拉部(pull-down part) 213、上拉驅動部(pull-updrivingpart)214、鏈波防止部(ripple preventing part)215、保持部(holdingpart) 216、逆變器217與重置部(reset part)218。上述該柵極驅動電路已經可以達到很好的補償效果，因為電路中CKl在關斷狀態期間(Off-state period，亦即柵極保持在Vgl期間)所造成的稱合效應(coupling effect)已經被完全的抑制住,利用多顆薄膜晶體管(TFT)在這段期間進行放電動作，也由于是使用強迫放電的機制，所以其在Off-stateperiod的靜態功率消耗也會來的大,加上Off-state period遠大于電路實際動作的時間(將柵極線(Gate line)充電至Vgh再放電至Vgl的時間)，當電路在Off-state period的靜態功率消耗過大便會造成整體電路的功率消耗偏大，此為已知的I⑶(Integrated gatedriver，整合柵極驅動器)缺點。綜上所述，已知的移位暫存器具有電路靜態功率消耗過大以及電路過于復雜的兩項缺點。由此，發明人鑒于現有技術的缺失，思及改良發明的意念，終能發明出本發明的“移位暫存器及其方法”。

發明內容
本發明的主要目的在于提出一種在電路上更為精簡的移位暫存器，且大幅降低其在關斷狀態期間的靜態功率消耗。本發明的下一個主要目的在于提供一種移位暫存器，包含:第一薄膜晶體管，包括第一端，接收啟動脈沖或(N-1)級脈沖，第二端，以及控制端，電連接于該第一端，第二薄膜晶體管，包括第一端，接收時脈信號，第二端，輸出N級脈沖，以及控制端，電連接于第一薄膜晶體管的第二端，以及電容器，具有第一端與第二端，其中該第一端電連接于該第二薄膜晶體管的控制端，且該第二端電連接于該第二薄膜晶體管的第二端，以及第三薄膜晶體管，包括第一端，電連接該電容器的第一端于第一節點，第二端，接收公共接地端電壓，以及控制$而，接收(N+2)級脈沖。本發明的再一個主要目的在于提供一種移位暫存器，包含第一至第三晶體管，各具有第一端、第二端與控制端，且該第一晶體管的第二端、該第二晶體管的第一端和該第三晶體管的控制端共同電連接于一個節點，且該第一晶體管的第一端電連接該第一晶體管的控制端，以及電容，具有電連接于該第二晶體管的控制端的第一端與電連接于該第二晶體管的第二端的第二端，其中該第一晶體管的第一端接收(N-1)級脈沖，該第二晶體管的第一端接收時脈信號，該第三晶體管的控制端接收(N+2)級脈沖，且該第三晶體管的第二端接收公共接地端電壓。本發明的另一個主要目的在于提供一種用于移位暫存器的方法，其中該移位暫存器包括各具有第一端、第二端與控制端的第一至第三晶體管，該第一晶體管的第二端與該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，該第一晶體管的第一端接收(N-1)級脈沖或啟動脈沖，且電連接該第一晶體管的控制端，該第二晶體管的第一端接收時脈信號，且該第三晶體管的控制端接收(N+2)級脈沖，該方法包含下列步驟:以該(N-1)級脈沖對該節點進行預充電；當該時脈信號拉升至第一電位時，使該節點因電容耦合效應而提升至相對高電位；使該第二晶體管的柵極線在訊框時間內進行一次充電至該第一電位的動作；當該時脈信號由該第一電位降至第二電位時，使該柵極線在該訊框時間內進行一次放電至該第二電位的動作；以及使用該(N+2)級脈沖以將該節點放電至公共接地端電壓。本發明的又一個主要目的在于提供一種移位暫存器，包含第一至第三晶體管，各具有第一端、第二端與控制端，該第一晶體管的第二端、該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，且該第一晶體管的第一端電連接該第一晶體管的控制端。本發明的下一個主要目的在于提供一種移位暫存器，包含第一至第三晶體管，各具有第一端、第二端與控制端，其中該第一晶體管的第一端接收(N-1)級脈沖，該第二晶體管的第一端接收時脈信號，該第晶體管的控制端接收(N+2)級脈沖，且該第三晶體管的第二端接收公共接地端電壓。本發明的再一個主要 目的在于提供一種移位暫存器，包含:第一至第三晶體管，各具有第一端、第二端與控制端，其中該第一晶體管的第一端接收(N-1)級脈沖。本發明的另一個主要目的在于提供一種移位暫存器，僅包含三個晶體管。本發明的又一個主要目的在于提供一種移位暫存器，包含多個晶體管，僅其中的一個晶體管的第一端接收時脈信號，以及電容器，電連接于該多個晶體管。為了讓本發明的上述目的、特征、和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1為顯示已知的柵極驅動電路的電路圖；圖2為顯示依據本發明構想的第一較佳實施例的移位暫存器的電路圖；圖3為顯示依據本發明構想的第一較佳實施例的移位暫存器的操作波形圖；圖4為顯示依據本發明構想的第二較佳實施例的移位暫存器的電路圖；以及圖5為顯示依據本發明構想的第二較佳實施例的移位暫存器的操作波形圖。主要元件符號說明
211:上拉部213:下拉部214:上拉驅動部215:鏈波防止部216:保持部217:逆變器218:重置部Cx:電容器T1-T5:薄膜晶體管
具體實施例方式本發明所提出的移位暫存器的電路架構如圖2所示，一共使用了三顆TFT:T1-T3,以及電容Cx。其中Tl利用了前一級((N-1)級)的脈沖(Pulse)對節點X進行預充電；緊接著時脈信號C2 (時脈2，Clock2)拉升至Vgh，受到電容耦合效應影響，使得X點耦合至更高電位后，T2負責對柵極線(Gate line)在一個訊框時間(Frame time)內，進行一次充電至第一電位(Vgh)的動作，然后該時脈信號C2由Vgh降至第二電位(Vgl)，T2對柵極線在一個訊框時間內進行一次放電至Vgl的動作；之后T3使用下下一級(N+2級)的脈沖來將X點放電至接地端電壓Vss(準位比Vgl來得更低)，對應的操作波形如圖3所示。其中時脈信號為C1-C4，例如，當C2 (時脈2，Clock2)為第N級的移位暫存器的時脈信號時，則Cl、C3-C4為另外三級(N-1級、N+1級與N+2級)移位暫存器的時脈信號。而Vst/輸出(N-1)則為啟動脈沖或(N-1)級的脈沖。在電路Off-state period中，由于X點放電至比Tl源極(保持在Vgl)還低,所以即使X點受到C2 (時脈2，Clock2)對電容的耦合效應影響，也不會讓T2產生太大導通電流對柵極線充電。根據實際Hspice模擬結果，如圖1所示的Samsung的移位暫存器電路的靜態電流消耗為3.987uA，而 本發明所提出的新移位暫存器電路(見圖2)的靜態電流消耗僅有1.142uA。由于圖2中的Tl、T3的柵源極電壓Vgs皆大于O (因為Vgl高于Vss)，所以會有一條漏電路徑從C2 (Vgl Vgh)經由第N級的T2放電到輸出(N)，再通過第N+1級的Tl和T3放電到Vss。為了更進一步降低I⑶電路在Off-state period的靜態功率消耗，本發明的第二較佳實施例多加了兩顆小顆的TFT:T4和T5(因其所推動的負載電容小，所以不需要太大的尺寸)，來讓Tl的柵極節點Y可以在Off-Stateperiod時放電至Vss,如此一來Tl的Vgs就會降至接近0V(詳見圖4)。上述本發明的第二較佳實施例的操作波形如圖5所示。根據實際Hspice模擬結果，多加T4和T5可以將電路靜態電流消耗從原本的
1.142uA更進一步降低至0.58uA。實施例:1、一種設置在玻璃基版上的移位暫存器，包含:第一薄膜晶體管，包括:第一端，接收啟動脈沖或(N-1)級脈沖；第二端；以及控制端，電連接于該第一端；第二薄膜晶體管，包括:
第一端，接收時脈信號；第二端，輸出N級脈沖；以及控制端，電連接于該第一薄膜晶體管的第二端；以及電容器，具有第一端與第二端，其中該第一端電連接于該第二薄膜晶體管的控制端，且該第二端電連接于該第二薄膜晶體管的第二端；以及第三薄膜晶體管，包括:第一端，電連接該電容器的第一端于第一節點；第二端，接收公共接地端電壓；以及控制端，接收(N+2)級脈沖。2、根據實施例1所述的移位暫存器，還包括:第四薄膜晶體管，包括:第一端，接收該啟動脈沖或該(N-1)級脈沖；第二端，電連接于該第一薄膜晶體管的控制端；以及控制端，電連接于該第一端；以及第五薄膜晶體管，包括:第一端，電連接該第四薄膜晶體管的第二端于第二節點；第二端，接收該公共接地端電壓；以及控制端，接收該時脈信號。3、一種設置在玻璃基版上的移位暫存器,包含:第一至第三晶體管，各具有第一端、第二端與控制端，且該第一晶體管的第二端、該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，且該第一晶體管的第一端電連接該第一晶體管的控制端；以及電容器，具有電連接于該第二晶體管的控制端的第一端與電連接于該第二晶體管的第二端的第二端，其中該第一晶體管的第一端接收(N-1)級脈沖，該第二晶體管的第一端接收時脈信號，該第三晶體管的控制端接收(N+2)級脈沖，且該第三晶體管的第二端接收公共接地端電壓。4、根據實施例3所述的移位暫存器，還包括:第四晶體管，包括:第一端，接收啟動脈沖或(N-1)級脈沖；第二端，電連接于該第一晶體管的控制端；以及控制端，電連接于該第一端；以及第五晶體管，包括:第一端，電連接該第四晶體管的第二端于第二節點；第二端，接收該公共接地端電壓；以及控制端，接收該時脈信號。5、根據實施例3或4所述的移位暫存器，其中該第一至第五晶體管均為薄膜晶體管。6、一種用于設置在玻璃基版上的移位暫存器的方法，其中該移位暫存器包括各具有第一端、第二端與控制端的第一至第三晶體管，該第一晶體管的第二端與該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，該第一晶體管的第一端接收(N-1)級脈沖或啟動脈沖，且電連接該第一晶體管的控制端，該第二晶體管的第一端接收時脈信號，且該第三晶體管的控制端接收(N+2)級脈沖，該方法包含下列步驟:以該(N-1)級脈沖對該節點進行預充電；當該時脈信號拉升至第一電位時，使該節點因電容耦合效應而提升至相對高電位；使該第二晶體管的柵極線在訊框時間內進行一次充電至該第一電位的動作；當該時脈信號由該第一電位降至第二電位時，使該柵極線在該訊框時間內進行一次放電至該第二電位的動作；以及使用該(N+2)級脈沖以將該節點放電至公共接地端電壓。7、根據實施例6所述的方法，其中該第二晶體管的第二端用于輸出N級脈沖，且存在漏電路徑，自該第二晶體管的第一端的該脈沖信號放電至該第二晶體管的第一端的該N級脈沖，并繼而由該第一晶體管放電至該第三晶體管的該公共接地端電壓。8、根據實施例6或7所述的方法，其中該第一至第三晶體管均為薄膜晶體管，該第一端、該第二端與該控制端分別為漏極、源極與柵極，該第一電位為柵極高電位，該第二電位為柵極低電位，該第一與該第三晶體管的各自的柵源極電壓均大于零。9、根據以上任一實施例所述的方法，其中該移位暫存器還包括各具有第一端、第二端與控制端的第四與第五晶體管，該第四晶體管的第二端電連接于該第一晶體管的控制端，該第四晶體管的第一端接收啟動脈沖或(N-1)級脈沖，且電連接該第四晶體管的控制端，該第五晶體管的第一端電連接于該第四晶體管的第二端于第二節點，該第五晶體管的控制端接收該時脈信號，該第五晶體管的第二端接收該公共接地點電壓，該方法還包括步驟:在關斷狀態時期，使該第二節點放電至該公共接地點電壓，以使該第一晶體管的柵源極電壓降至接近零。10、根據以上任一實施例所述的方法，其中該第四與該第五晶體管均為薄膜晶體管，且該第一端、該第二端與該控制端分別為該漏極、該源極與該柵極。11、一種設置在玻璃基版上的移位暫存器，包含:第一至第三晶體管，各具有第一端、第二端與控制端，該第一晶體管的第二端、該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，且該第一晶體管的第一端電連接該第一晶體管的控制端。12、一種設置在玻璃基版上的移位暫存器,包含:第一至第三晶體管，各具有第一端、第二端與控制端，其中該第一晶體管的第一端接收(N-1)級脈沖，該第二晶體管的第一端接收時脈信號，該第三晶體管的控制端接收(N+2)級脈沖，且該第三晶體管的第二端接收公共接地端電壓。13、一種設置在玻璃基版上的移位暫存器,包含:第一至第三晶體管，各具有第一端、第二端與控制端，其中該第一晶體管的第一端接收(N-1)級脈沖。14、一種設置在玻璃基版上的移位暫存器，僅包含三個晶體管。15、根據實施例14所述的移位暫存器，其中該三個晶體管為如實施例3所述的該第一至第三晶體管。16、一種設置在玻璃基版上的移位暫存器,包含:多個晶體管，僅其中的一個晶體管的第一端接收時脈信號；以及電容器，電連接于該多個晶體管。17、根據實施例16所述的移位暫存器，其中該多個晶體管是如實施例3所述的該
第一至第三晶體管。綜上所述，本發明提供一種在電路上更為精簡的移位暫存器，且大幅降低其在關斷狀態期間的靜態功率消耗，故其確實具有進步性與新穎性。因此，即使本發明已由上述實施例所詳細敘述，但是由熟悉本技術領域的人員所做的各種修飾均不脫離所附權利要求的保護范圍。
權利要求
1.一種設置在玻璃基版上的移位暫存器，包含: 第一薄膜晶體管，包括: 第一端，接收啟動脈沖或(N-1)級脈沖； 第二端；以及 控制端，電連接于所述第一端； 第二薄膜晶體管，包括: 第一端，接收時脈信號； 第二端，輸出N級脈沖；以及 控制端，電連接于所述第一薄膜晶體管的第二端；以及 電容器，具有第一端與第二端，其中所述第一端電連接于所述第二薄膜晶體管的控制端，且所述第二端電連接于所述第二薄膜晶體管的第二端；以及第三薄膜晶體管，包括: 第一端，電連接所述電容器的第一端于第一節點； 第二端，接收公共接地端電壓；以及 控制〗而，接收(N+2)級脈沖。
2.如權利要求1所述 的移位暫存器，還包括: 第四薄膜晶體管，包括: 第一端，接收所述啟動脈沖或所述(N-1)級脈沖； 第二端，電連接于所述第一薄膜晶體管的控制端；以及 控制端，電連接于所述第一端；以及 第五薄膜晶體管，包括: 第一端，電連接所述第四薄膜晶體管的第二端于第二節點； 第二端，接收所述公共接地端電壓；以及 控制端，接收所述時脈信號。
3.—種設置在玻璃基版上的移位暫存器,包含: 第一至第三晶體管，各具有第一端、第二端與控制端，且所述第一晶體管的第二端、所述第二晶體管的第一端和所述第三晶體管的控制端電連接于一個節點，且所述第一晶體管的第一端電連接所述第一晶體管的控制端；以及 電容器，具有電連接于所述第二晶體管的控制端的第一端與電連接于所述第二晶體管的第二端的第二端， 其中所述第一晶體管的第一端接收(N-1)級脈沖，所述第二晶體管的第一端接收時脈信號，所述第三晶體管的控制端接收(N+2)級脈沖，且所述第三晶體管的第二端接收公共接地端電壓。
4.一種用于設置在玻璃基版上的移位暫存器的方法，其中所述移位暫存器包括各具有第一端、第二端與控制端的第一至第三晶體管，所述第一晶體管的第二端與所述第二晶體管的第一端和所述第三晶體管的控制端電連接于一個節點，所述第一晶體管的第一端接收(N-1)級脈沖或啟動脈沖，且電連接所述第一晶體管的控制端，所述第二晶體管的第一端接收時脈信號，且所述第三晶體管的控制端接收(N+2)級脈沖，所述方法包含下列步驟: 以所述(N-1)級脈沖對所述節點進行預充電；當所述時脈信號拉升至第一電位時，使所述節點因電容耦合效應而提升至相對高電位； 使所述第二晶體管的柵極線在訊框時間內進行一次充電至所述第一電位的動作； 當所述時脈信號由所述第一電位降至第二電位時，使所述柵極線在所述訊框時間內進行一次放電至所述第二電位的動作；以及 使用所述(N+2)級脈沖以將所述節點放電至公共接地端電壓。
5.如權利要求4所述的方法，其中所述第二晶體管的第二端用于輸出N級脈沖，且存在漏電路徑，自所述第二晶體管的第一端的所述脈沖信號放電至所述第二晶體管的第一端的所述N級脈沖，并繼而由所述第一晶體管放電至所述第三晶體管的所述公共接地端電壓， 所述第一至第三晶體管均為薄膜晶體管，所述第一端、所述第二端與所述控制端分別為漏極、源極與柵極，所述第一電位為柵極高電位，所述第二電位為柵極低電位，所述第一與所述第三晶體管的各自的柵源極電壓均大于零， 所述移位暫存器還包括各具有第一端、第二端與控制端的第四與第五晶體管，所述第四晶體管的第二端電連接于所述第一晶體管的控制端，所述第四晶體管的第一端接收啟動脈沖或(N-1)級脈沖，且電連接所述第四晶體管的控制端，所述第五晶體管的第一端電連接于所述第四晶體管的第二端于第二節點，所述第五晶體管的控制端接收所述時脈信號，所述第五晶體管的第二端接收所述公共接地點電壓，所述方法還包括步驟:在關斷狀態時期，使所述第二節點放電至所述公共接地點電壓，以使所述第一晶體管的柵源極電壓降至接近零， 所述第四與所述第五晶體管均為薄膜晶體管，且所述第一端、所述第二端與所述控制端分別為所述漏極、所述源極與所述柵極。
6.—種設置在玻璃基版上的移位暫存器,包含: 第一至第三晶體管，各具有第一端、第二端與控制端，所述第一晶體管的第二端、所述第二晶體管的第一端和所述第三晶體管的控制端電連接于一個節點，且所述第一晶體管的第一端電連接所述第一晶體管的控制端。
7.—種設置在玻璃基版上的移位暫存器,包含: 第一至第三晶體管，各具有第一端、第二端與控制端，其中所述第一晶體管的第一端接收(N-1)級脈沖，所述第二晶體管的第一端接收時脈信號，所述第三晶體管的控制端接收(N+2)級脈沖，且所述第三晶體管的第二端接收公共接地端電壓。
8.—種設置在玻璃基版上的移位暫存器,包含: 第一至第三晶體管，各具有第一端、第二端與控制端，其中所述第一晶體管的第一端接收(N-1)級脈沖。
9.一種設置在玻璃基版上的移位暫存器，僅包含三個晶體管。
10.一種設置在玻璃基版上的移位暫存器，包含: 多個晶體管，僅其中的一個晶體管的第一端接收時脈信號；以及 電容器，電連接于所述多個晶體管。
全文摘要
本發明揭露一種移位暫存器及其方法，該移位暫存器包含第一至第三晶體管，該第一至第三晶體管各具有第一端、第二端與控制端，該第一晶體管的第二端、該第二晶體管的第一端和該第三晶體管的控制端電連接于一個節點，且該第一晶體管的第一端電連接于該第一晶體管的控制端。
文檔編號G09G3/36GK103208246SQ201210007689
公開日2013年7月17日 申請日期2012年1月11日 優先權日2012年1月11日
發明者柯健專, 吳昭慧 申請人:瀚宇彩晶股份有限公司