液晶顯示設備的制作方法
【專利摘要】本發明提供了一種LCD設備，包括：液晶顯示面板；生成時鐘信號的時序控制器；第一選通驅動器和第二選通驅動器，被配置為響應于時鐘信號，向選通線的一端施加高選通電壓；左放電電路中的每個和右放電電路中的每個被配置為根據選通線上的電壓電平，向選通線的另一端施加低選通電壓；其中，第一選通驅動器包括多個左級，每個左級包括用于輸出高選通電壓的選通輸出端子和用于控制相應的左放電電路的進位輸出端子，第二選通驅動器包括多個右級，每個右級包括用于輸出高選通電壓的另一個選通輸出端子和用于控制相應的右放電電路的另一個進位輸出端子。
【專利說明】液晶顯示設備
[0001]本申請要求于2012年9月28日提交的申請號為10-2012-0109249的韓國專利申請的優先權，通過引用將該申請整體地結合于本文中。
【技術領域】
[0002]本申請涉及液晶顯示設備，更具體地，涉及適于提高施加到選通線的選通驅動電壓特性的液晶顯示設備。
【背景技術】
[0003]在電子信息顯示設備領域，現有的陰極射線管(CRT)正在被平板顯示設備所替代。平板顯示設備包括液晶顯示(IXD)設備、等離子體顯示面板(PDP)、場發射顯示(FED)設備、有機發光顯示(OLED)設備等。在這些顯示設備中，由于具有諸如大規模生產技術、簡單的驅動器、高圖像質量以及大尺寸屏幕的特征，目前主要被使用的是LCD設備。
[0004]在IXD設備中，使用薄膜晶體管作為開關元件的有源矩陣IXD設備適合于顯示運動圖像。為了控制上述薄膜晶體管被導通/截止，普通的IXD設備包括被配置為生成且施加掃描信號的選通驅動器。并且，普通的LCD設備還包括被配置成提供用于顯示圖像灰度級的數據信號的數據驅動器。
[0005]圖1是示意性地示出根據相關技術的IXD設備的配置的方框圖。
[0006]如圖1所示，相關技術的IXD設備10包括用于顯示圖像的IXD面板I以及驅動器4和5。
[0007]IXD面板I包括多條選通線GL和多條數據線DL，選通線GL和數據線DL彼此交叉并且形成在玻璃基板上。以矩陣形狀設置的多個像素由彼此交叉的選通線GL和數據線DL限定。通過施加到像素的數據信號，圖像被顯示在IXD面板I上。這樣的IXD面板I被限定為顯示區域A/A (用于顯示圖像的像素形成在顯示區域A/A中)和圍繞顯示區域A/A的非顯示區域N/A。
[0008]驅動器4和5包括選通驅動器4和數據驅動器5。選通驅動器4對從時序控制器(未示出)施加的選通控制信號GCS應答并控制設置在IXD面板I上的像素的開關元件導通/截止。詳細地，選通驅動器4通過選通線GL向IXD面板I施加選通驅動電壓VG并使像素的開關元件在單行中被順序導通。這樣，像素在每個水平同步周期內接收從數據驅動器5施加的數據信號。
[0009]數據驅動器5對從時序控制器施加的數據控制信號DCS應答并將數字圖像數據轉換成模擬數據信號。在每個水平同步周期內，數據驅動器5通過數據線DL同時將單行的數據信號施加到IXD面板。據此，像素顯示圖像的灰度級。
[0010]在IXD設備10的如此配置中，選通驅動器4具有其配置比數據驅動器5相對簡單的特征。此外，IXD設備已被要求減小重量、體積和制造成本?？紤]到這些方面，已提出板內選通GIP (gate-1n-panel)選通驅動器。和在獨立于IXD面板的IC (集成電路)芯片上制造并接合到LCD面板的普通選通驅動器不同，在制造LCD面板的陣列基板時，連同顯示區域A/A上的薄膜晶體管一起，GIP選通驅動器形成在IXD的非顯示區域上。
[0011]同時，由于液晶的臨界響應速度，IXD設備引起運動模糊現象。因此，IXD設備的圖像質量一定會變差。為了解決此問題，提出了以大于120Hz的、比60Hz更高的頻率模式驅動的LCD設備。如果LCD設備以大于120Hz的高頻范圍被驅動，則單個水平同步循環(或周期)必須被縮短。這樣，難以保證每個像素內的開關元件的導通時間。
[0012]因此，現在的IXD設備不僅使選通驅動器4能夠包括在GIP模式下布置在IXD面板左邊緣和右邊緣的第一和第二選通驅動器4a和4b，而且還通過在選通線上的選通驅動電壓之間提供交疊間隔使選通線能夠被預充電。這樣，每個像素內的開關元件能夠被穩定地導通。
[0013]然而，盡管在選通線上的選通驅動電壓之間提供交疊的間隔或者驅動頻率變得更高，但是還是難以增大被充入到每條選通線中的選通驅動電壓的放電速度。

【發明內容】

[0014]因此，本發明的實施方式涉及一種基本上解決相關技術的局限和缺點造成的一個或更多個問題的LCD設備。
[0015]這些實施方式將要提供一種IXD設備，該IXD設備適合于通過將放電電路布置在每條選通線上并且將充入到每條選通線的選通驅動電壓快速放電來提高圖像質量。
[0016]并且，這些實施方式將提供一種IXD設備，該IXD設備適用于通過使得選通驅動電壓和用于控制置于前面的選通線上的放電電路的進位(carry)信號能夠從雙GIP模式的IXD面板上的選通驅動器內的每級內獨立地輸出，從而避免選通驅動電壓的放電延遲。
[0017]此外，這些實施方式將要提供一種IXD設備，該IXD設備適用于通過使用對于選通驅動電壓執行交替輸出而不是同時輸出的兩個選通驅動器的配置來減小級的數據，從而最小化選通驅動器的占用面積。
[0018]這些實施方式的另外的特征和優點將在隨后的描述中闡述，并且部分地將從描述中清楚，或者可以通過實踐本發明而獲知。將通過撰寫的說明書及其權利要求書以及附圖中具體指出的結構實現和獲得本發明的目的和其它優點。
[0019]根據本實施方式的一個一般方面，一種IXD設備包括:液晶顯不面板，在該液晶顯示面板中形成有η條選通線，η是自然數；時序控制器，該時序控制器被配置為通過使用從外部系統施加的時序控制信號生成第一至第六時鐘信號；第一選通驅動器，該第一選通驅動器被配置為響應該第一、第三和第五時鐘信號，向第(2k-l)選通線的一端施加高選通電壓，“k”是小于“η”的自然數；第二選通驅動器，該第二選通驅動器被配置為響應于該第二、第四和第六時鐘信號，向第(2k)選通線的一端施加高選通電壓；多個左放電電路，每個左放電電路被配置為根據第(2k+l)條選通線上的電壓電平，向第(2k-l)選通線的另一端施加低選通電壓；以及多個右放電電路，每個右放電電路被配置為根據第(2k+2)選通線上的電壓電平，向第(2k)選通線的另一端施加低選通電壓，其中，該第一選通驅動器包括多個左級，每個左級包括用于輸出高選通電壓的選通輸出端子和用于控制相應的左放電電路的進位輸出端子，該第二選通驅動器包括多個右級，每個右級包括用于輸出高選通電壓的另一個選通輸出端子和用于控制相應的右放電電路的另一個進位輸出端子。
[0020]根據本實施方式的另一個一般方面，一種IXD設備包括:液晶顯不面板,在該液晶顯示面板中形成有多條選通線；控制器，該控制器被配置為生成具有不同相位的至少四個時鐘信號；第一選通驅動器，該第一選通驅動器被配置為響應于來自該控制器的至少兩個時鐘信號，向奇數編號選通線施加高選通電壓；第二選通驅動器，該第二選通驅動器被配置為響應來自該控制器的其它的時鐘信號，向偶數編號選通線施加高選通電壓；多個主放電電路，每個主放電電路被配置為響應于與后面的奇數和偶數編號選通線中的一條上的電壓電平相反的進位信號，向相應的奇數編號選通線施加低選通電壓；以及多個次放電電路，每個次放電電路被配置為響應于與后面的奇數和偶數編號選通線中的另一條上的電壓電平相反的進位信號，向相應的偶數編號選通線施加低選通電壓，其中，該第一選通驅動器包括多個主級，每個主級包括用于向相應的奇數編號選通線輸出高選通電壓的選通輸出部分和用于向與前面的奇數和偶數編號選通線中的一條相連接的放電電路輸出進位信號的進位輸出部分，該第二選通驅動器包括多個次級，每個次級包括用于向相應的偶數編號選通線輸出高選通電壓的另一選通輸出部分和用于向與前面的奇數和偶數編號選通線中的另一條相連接的放電電路輸出進位信號的另一進位輸出部分。
[0021]經過參看下面附圖和詳細描述，其它系統、方法、特征和優點對于本領域技術人員來說將是或是變得顯而易見。應當注意，所有這些其它系統、方法、特征和優點都包含在該描述、在本發明的范圍內、并由隨后的權利要求保護。該描述不應認為是對那些權利要求的限制。下面結合實施方式討論進一步的方面和優點。應當理解，本發明前面的一般性描述和下面的詳細描述都是示例性的和解釋性的，旨在對要求保護的內容提供進一步的解釋。
【專利附圖】

【附圖說明】
[0022]附圖被包括進來以提供對本發明的進一步的理解并被并入且構成本說明書的一部分，附圖示出了本發明的示例性實施方式，并且與說明書一起用于解釋本發明的原理。在附圖中:
[0023]圖1是示意性地示出根據相關技術的IXD設備的配置的方框圖；
[0024]圖2是示出根據本發明的第一實施方式的LCD設備的方框圖；
[0025]圖3是示出根據本發明的第一實施方式的包括放電電路且形成在LCD面板上的選通驅動器的配置的詳細電路圖；
[0026]圖4A是示出根據本發明的第一實施方式的置于IXD設備的選通驅動器內的級的配置的詳細電路圖；
[0027]圖4B是示出圖4A的級內的輸出部分的配置的詳細電路圖；
[0028]圖5是對根據本發明的第一實施方式的從選通驅動器的第η級輸出的選通驅動電壓和進位信號進行比較的波形圖；
[0029]圖6是示出根據本發明的第一實施方式的施加到LCD面板上的選通線的選通驅動電壓的變化的波形圖；
[0030]圖7是示出根據本發明第二實施方式的LCD設備的方框圖；
[0031]圖8是示出根據本發明的第二實施方式的包括放電電路且形成在LCD面板上的選通驅動器的配置的詳細電路圖；
[0032]圖9是示出根據本發明的第二實施方式的施加到LCD面板上的選通線的選通驅動電壓的變化的波形圖。【具體實施方式】
[0033]現在將詳細描述本發明的實施方式，在附圖中例示了其示例。在下文中引入的這些實施方式是作為示例提供，以向本領域技術人員傳達這些實施方式的精神。因此，這些實施方式可以包含不同的形態，所以并不局限于這里所描述的這些實施方式。為了便于說明，在附圖中，裝置的尺寸、厚度等可以被放大。只要可能，在包括附圖的整個說明書中將使用相同的附圖標記表示相同或相似的部件。
[0034]圖2是示出根據本發明的第一實施方式的LCD設備的方框圖。
[0035]如圖2所示，根據本發明的第一實施方式的LCD設備100使用六相位時鐘信號CLKl?CLK6，以提供與120Hz的驅動模式相比更穩定的操作。
[0036]根據本發明的第一實施方式的IXD設備100包括IXD面板101、配置為使用從外部系統施加的時序信號生成多種控制信號的時序控制器122、以及配置為響應于控制信號以控制IXD面板101的選通和數據驅動器140和125。
[0037]IXD面板101包括形成在玻璃基板上的多條選通線GL和多條數據線DL。設置為矩陣形狀的多個像素由彼此交叉的選通線和數據線GL和DL限定。每個像素包括薄膜晶體管TFT、液晶單元Clc以及存儲電容器Cst。IXD面板101被限定為其中形成有多個像素的顯示區域A/A，以及其中沒有形成任何像素的非顯示區域N/A。
[0038]時序控制器122接收來自外部系統的圖像數據RGB和時序信號。時序控制器122從時序信號得到控制信號。控制信號被用于控制選通驅動器140和數據驅動器125。時序信號包括數據時鐘信號DCLK、水平同步信號Hsync、垂直同步信號Vsync、數據使能信號DE
坐寸ο
[0039]水平同步信號Hsync表示顯示單個水平行圖像所需要的時間。垂直同步信號Vsync表示顯示單個幀圖像所需要的時間。數據使能信號DE表示數據電壓被施加到限定在IXD面板101上的像素的間隔。
[0040]在時序控制器122內生成的控制信號包括與時序信號同步的選通控制信號GCS和數據控制信號DCS。選通控制信號GCS被用于控制選通驅動器140并且數據控制信號DCS被用于控制數據驅動器125。在時序控制器122內生成的選通控制信號GCS包括多個時鐘信號，例如，用于確定選通驅動器140內每一級的驅動時序的第一至第六時鐘信號CLKl?CLK6。第一至第六時鐘信號CLKl?CLK6中的每個都具有與三個水平同步循環(或周期)對應的高電平間隔(或寬度)。通過兩個水平同步循環的周期，第一至第六時鐘信號CLKl?CLK6的高電平間隔(或寬度)彼此交疊。第一、第三和第五時鐘信號CLK1、CLK3和CLK5被施加到第一選通驅動器140a。第二、第四和第六時鐘信號CLK2、CLK4和CLK6被施加到第二選通驅動器140b。
[0041]并且，時序控制器122以數據驅動器125所需要的格式重新排列和修改接收到的圖像數據RGB。從時序控制器122將重新格式化的圖像數據RGBv施加到數據驅動器125。并且，為了提高圖像質量，能夠通過使用色度校正算法獲得重新格式化的圖像數據RGBv。
[0042]選通驅動器140包括布置在IXD面板101的與非顯示區域N/A對應的兩個邊緣的第一和第二選通驅動器140a和140b。第一和第二選通驅動器140a和140b中的每個都包括由多個級組成的移位寄存器。當制造LCD面板101時，這種選通驅動器140形成在LCD面板101的非顯示區域N/A上，以具有薄膜圖案。換句話說，選通驅動器140以GIP系統安裝在IXD面板101上。[0043]包括在選通驅動器140中的第一和第二選通驅動器140a和140b對從時序控制器122施加的選通控制信號GCS應答，并在各單個水平同步循環彼此交替地執行選通驅動電壓的輸出操作，從而選通驅動電壓在單個水平同步循環內被順序地施加到LCD面板101上的多條選通線GLl~GLn。在三個水平同步循環周期內，施加到每條選通線GL的選通驅動電壓保持高選通電壓VGH。并且，通過兩個水平同步循環周期，每條選通線上的選通驅動電壓的高選通電壓間隔(或寬度)與施加到鄰近相應選通線的前一個和后一個選通線GL的選通驅動電壓的高選通電壓間隔(或寬度)交疊。實現了對于選通線GLl~GLn的預充電。這樣，當施加數據電壓時，像素能夠執行更穩定的充電操作。
[0044]因此，分別具有與三個水平同步循環(B卩，與六個水平同步循環對應的周期)的脈沖寬度的第一、第三和第五時鐘信號CLKl、CLK3和CLK5被施加到第一選通驅動器140a。并且，與第一、第三和第五時鐘信號CLK1、CLK3和CLK5具有相同寬度的第二、第四和第六時鐘信號CLK2、CLK4和CLK6被施加到第二選通驅動器140b。第二、第四和第六時鐘信號CLK2、CLK4和CLK6分別與第一、第三和第五時鐘信號CLK1、CLK3和CLK5交疊與兩個水平同步循環對應的周期。
[0045]例如，在高選通電壓VGH被從第一選通驅動器140a施加到第k選通線GLk的單個水平循環周期之后，高選通電壓VGH被從第二選通驅動器140b施加到第(k+1)選通線GLk+Ι。在高選通電壓VGH被從第二選通驅動器140b施加到第(k+1)選通線GLk+1的單個水平循環周期之后，高選通電壓VGH被從第一選通驅動器140a施加到第(k+2)選通線GLk+2。
[0046]在將高選通電壓VGH從第一選通驅動器140a施加到第(k+2)選通線GLk+2的單個水平循環周期之后，不僅高選通電壓VGH被從第二選通驅動器140b施加到第(k+3)選通線GLk+3，而且低選通電壓VGL也被從第二選通驅動器140b施加到第k選通線GLk。這樣，第k選通線GLk上的薄膜晶體管TFT被截止并且使充入液晶單元Clc的數據電壓在單個幀周期內能夠保持。其中，“k”是小于“η”的自然數。
[0047]并且，IXD設備100還包括放電電路TLl~TLj和TRl~TRj，放電電路TLl~TLj和TRl~TRj布置在相應的選通線GLl~GLn上且被配置為最小化選通驅動電壓的放電延遲。因此，當相應選通線GL上的電壓從高選通電壓VGH轉變為低選通電壓VGL時，放電電路TLl~TLj和TRl~TRj中的每個使低選通電壓VGL能夠在沒有延遲的情況下被施加到相應的選通線GL。
[0048]例如，當第η選通線GLn上的電壓從高選通電壓VGH轉變為低選通電壓VGL時，用于施加低選通電壓VGL的第j左放電電路TLj被激活并使第η選通線GLn上的電壓能夠被放電。據此，第η選通線GLn上的放電延遲能夠被最小化。
[0049]每個放電電路被連接到相應選通線GL的一端。詳細地，與第二選通驅動器140b相鄰設置的右放電電路TRl~TRj被連接到奇數編號的選通線GLl、GL3、…、GLn-1的一端，與第一選通驅動器140a相鄰設置的左放電電路TLl~TLj被連接到偶數編號的選通線GL2、GL4、…、GLn的另一端。其中，“j”是小于“η”的自然數。
[0050]每個放電電路由進位信號激活，該進位信號由相應選通線GLk后面的第三條選通線GLk-1相連接的級施加。例如,連接到第一選通線GLl的第一右放電電路TRl被與第四選通線GL4相連接的級所施加的進位信號激活。因此，不同于相關技術的選通驅動器，包括在本實施方式的選通驅動器140中的每個級輸出選通驅動電壓和用于激活相應的放電電路TLl?TLj以及TRl?TRj的進位信號。
[0051]以這種方式，每個放電電路TLl?TLj和TRl?TRj被激活并使低選通電壓VGL能夠被施加到相應的選通線GL。并且，放電電路能夠通過分別布置在形成選通驅動器140的級之間的薄膜晶體管實現。據此，能夠減小LCD面板101的非顯示區域內的第一和第二選通驅動器140a和140b的占用面積。
[0052]隨后將詳細描述選通驅動器140的這種級和放電電路。
[0053]數據驅動器125對從時序控制器122施加的數據控制信號DCS應答，并選擇性地使用多個參考電壓Vref將重新格式化的數字圖像數據RGBv轉換成模擬數據電壓VDATA。通過單個水平行的像素生成數據電壓VDATA。并且，在單個水平同步周期內，通過數據線DLl?DLm將這些數據電壓VDATA同時施加到IXD面板101。
[0054]如上所述，根據本發明的第一實施方式的具有集成驅動器電路的LCD設備使兩個選通驅動器能夠彼此交替地輸出選通驅動電壓而不是同時輸出選通驅動電壓。這樣，能夠減少包括在選通驅動器內的級的數目。
[0055]此外，放電電路還布置在級之間并使得能夠促使從選通線進行電壓放電。因此，選通線上的電壓的放電延遲能夠被最小化。
[0056]現在將參照附圖詳細解釋根據本發明的第一實施方式的選通驅動器和放電電路的配置。
[0057]圖3是示出根據本發明的第一實施方式的形成在LCD面板上的選通驅動器和放電電路的配置的詳細電路圖。
[0058]參照圖3，根據本發明的第一實施方式的選通驅動器包括形成在IXD面板101的一個邊緣的第一選通驅動器140a和形成在與該一個邊緣相對的另一邊緣的第二選通驅動器140b。此外，每個放電電路能夠通過單個放電晶體管實現。這樣，選通驅動器還包括布置在第一選通驅動器140a的級之間的多個左放電晶體管TLl?TLj以及布置在第二選通驅動器140b的級之間的多個右放電晶體管TRl?TRj。
[0059]多個級能夠以六相位模式被驅動。因此，具有互不相同的六個相位的第一至第六時鐘信號CLKl?CLK6、高選通電壓VGH、在其它級內生成的進位信號CS和低選通信號VGL被施加到這些級。盡管沒有在圖中示出，但是電源電壓VDD和地電壓GND能夠被施加到這些級。第一至第六時鐘信號CLKl?CLK6中的每個具有與三個水平同步循環對應的高電平間隔(或寬度)。第一至第六時鐘信號CLKl?CLK6的高電平間隔(或寬度)彼此交疊兩個水平同步循環周期。高選通電壓VGH被用于導通顯示區域A/A內的薄膜晶體管。進位信號CS直接從級被輸出，并被用于控制放電電路。低選通電壓VGL被用于截止顯示區域A/A內的薄膜晶體管。
[0060]并且，不同于相關技術的選通驅動器，根據本實施方式的選通驅動器140內的每個級包括配置為輸出選通驅動電壓(即，高選通電壓脈沖)的選通輸出端子和配置為輸出將要被施加到連接到相鄰選通線的放電電路的進位信號的進位輸出端子。將通過對圖4A和圖4B的描述詳細解釋在本實施方式的選通驅動器140中所包括的這種級。
[0061]更具體地，第一選通驅動器140a接收第一、第三和第五時鐘信號CLK1、CLK3和CLK5、高選通電壓VGH、進位信號CS和低選通電壓VGL。第一選通驅動器140a應答與選通起始脈沖GSP對應的第一起始電壓Vstl，并在兩個水平同步循環的周期內向多條奇數編號選通線GL1、GL3、…、GLn-1順序地輸出選通驅動電壓。每個選通驅動電壓都具有高選通電壓脈沖，高選通電壓脈沖用于導通顯示區域A/A內的薄膜晶體管并具有與三個水平同步循環對應的寬度。施加到每條選通線上的高選通電壓脈沖與施加到相應選通線相鄰的前一個和后一個選通線的高選通電壓脈沖交疊兩個水平同步循環的周期。
[0062]這種第一選通驅動器140a包括基于第一起始電壓Vstl彼此串聯的第一至第j左級STLl~STLj和兩個左虛設級DTLl和DTL2。
[0063]第二選通驅動器140b接收第二、第四和第六時鐘信號CLK2、CLK4和CLK6、高選通電壓VGH、進位信號CS和低選通電壓VGL。第二選通驅動器140b應答與選通起始脈沖GSP對應的第二起始電壓Vst2，并在兩個水平同步循環的周期內向多條偶數編號選通線GL2、GL4、…、GLn順序地輸出選通驅動電壓。偶數編號選通線GL2、GL4、…、GLn上的選通驅動電壓具有與奇數編號選通線GL1、GL3、…、GLn-1上的選通驅動電壓相似的高選通電壓脈沖。
[0064]該第二選通驅動器140b包括基于第二起始電壓Vst2彼此串聯的第一至第j右級STRl~STRj和右虛設級DTR。
[0065]并且，選通驅動器140包括左放電晶體管TLl~TLj，左放電晶體管TLl~TLj布置在包括第一至第j左級STLl~STLj和兩個左虛設級DTLl和DTL2的多個左級之間。
[0066]同時，連接到第(η-1)選通線GLn-1的第j左級STLj能夠被用于驅動第(j_2)左放電晶體管TLj-2,連接到第η選通線GLn的第j右級STRj能夠被用于驅動第(j_l)右放電晶體管TRj-1。因此，為了驅動連接到第(n-2)選通線GLn-2和第η選通線GLn的第(j_l)左放電晶體管TLj-1和第j左放電晶體管TLj以及連接到第(η-1)選通線GLn-1的第j右放電晶體管TRj，提供第一和第·二左虛設級DTLl和DTL2以及右虛設級DTR。
[0067]每個左放電晶體管TLl~TLj的第一電極連接到偶數編號選通線GL2、GL4、…、GLn，每個右級STRl~STRj和右虛設級的選通輸出端子與偶數編號選通線GL2、GL4、…、GLn相連接。每個左放電晶體管TLl~TLj的柵極連接到與第一電極相連接的右級STR后面的左級的進位輸出端子，或者連接到左虛設級DTLl和DTL2中的一個的進位輸出端子。每個左放電晶體管TLl~TLj的第二電極連接到用于傳輸低選通電壓VGL的低選通電壓線。
[0068]例如，第一左放電晶體管TLl的第一電極連接到第二選通線GL2，第一左放電晶體管TLl的柵極連接到與第五選通線GL5相連接的第三左級STL3的進位輸出端子。并且，第一左放電晶體管TLl的第二電極連接到低選通電壓線。
[0069]選通驅動器140還包括右放電晶體管TRl~TRj，右放電晶體管TRl~TRj布置在包括第一至第j右級STRl~STRj和右虛設級DTR的多個右級之間。
[0070]每個右放電晶體管TRl~TRj的第一電極連接到奇數編號選通線GLl、GL3、…、GLn，每個左級STLl~STLj的選通輸出端子與奇數編號選通線GL1、GL3、…、GLn相連接。每個右放電晶體管TRl~TRj的柵極連接到與第一電極相連接的左級STL后面的右級的進位輸出端子，或者連接到右虛設級DTR的進位輸出端子。每個右放電晶體管TRl~TRj的第二電極連接到用于傳輸低選通電壓VGL的低選通電壓線。
[0071]例如，第一右放電晶體管TRl的第一電極連接到第一選通線GL1，第一右放電晶體管TRl的柵極連接到與第四選通線GL4相連接的第二右級STR2的進位輸出端子。并且，第一右放電晶體管TRl的第二電極連接到低選通電壓線。
[0072]現在將詳細解釋上述包括放電電路的六相位模式選通驅動器。
[0073]當第一和第二起始電壓Vstl和Vst2被施加到第一和第二選通驅動器140a和140b時，首先，第一選通驅動器140a的第一左級STLl應答第一時鐘信號CLKl并在三個水平同步循環的周期內向第一選通線GLl輸出高選通電壓VGH。換句話說，第一選通驅動器140a的第一左級STLl向第一選通線GLl輸出具有三個水平同步循環的寬度的高選通電壓脈沖。
[0074]此后，第二選通驅動器140b的第一右級STRl響應于第二時鐘信號CLK2，在三個水平同步循環的周期內通過選通輸出端子向第二條選通線GL2輸出高選通電壓VGH。換句話說，第二選通驅動器140b的第一右級STRl向第二條選通線GL2輸出具有三個水平同步循環的寬度的高選通電壓脈沖.[0075]第一和第二時鐘信號CLKl和CLK2彼此交疊兩個水平同步循環的周期。第二時鐘信號CLK2相對于第一時鐘信號CLKl具有單個水平同步循環的延遲相位。這樣，第一選通線GLl上的高選通電壓脈沖的后部與第二選通線GL2上的高選通電壓脈沖的前部交疊兩個水平同步循環的周期。
[0076]此后，第二左級STL2響應于第三時鐘信號CLK3，向第三選通線GL3輸出具有三個水平同步循環的寬度的高選通電壓脈沖。之后，第二右級STR2響應于第四時鐘信號CLK4，向第四條選通線GL4輸出具有三個水平同步循環的寬度的高選通電壓脈沖。
[0077]上述高選通電壓脈沖是從相應的級的選通輸出端子輸出的選通驅動電壓。本實施方式的每個級包括彼此分離的選通輸出端子和進位輸出端子。這樣，每個級不僅使得能夠從選通輸出端子輸出高選通電壓脈沖，而且還使得能夠從進位輸出端子輸出進位信號CS。并且，在連接到第k選通線GLk的級內生成的進位信號被用于控制連接到第(k-3)選通線GLk-3的放電電路。
[0078]當第一左級STLl響應于第一時鐘信號CLKl向第一選通線GLl輸出低選通電壓VGL時，在第二右級STR2內生成的進位信號CS被同時施加到與第一選通線GLl的一端相連接的第一右放電晶體管TRl的柵極。這樣，第一右放電晶體管TRl被第二右級STR2的進位信號CS導通。并且，第一選通線GLl能夠通過第一右放電晶體管TRl的第一和第二電極連接到低選通電壓線。據此，第一選通線GLl上的電壓能夠從高選通電壓VGH快速地轉變為低選通電壓VGL。
[0079]換句話說，第一選通線GLl的兩端能夠同時接收低選通電壓VGL。這樣，由線電阻所引起的信號的延遲能夠被最小化。因此，導通的第一右放電晶體管TRl (即，放電電路)使第一選通線GLl上的高選通電壓能夠被快速地放電。
[0080]此外，為了最小化當選通驅動電壓從高選通電壓VGH轉變為低選通電壓VGL時的延遲時間，本實施方式中的每個級都使得能夠從進位輸出端子直接將進位信號CS施加到相應的放電晶體管的柵極。
[0081]通常，相關技術的每個級通過使用選通驅動電壓(S卩，高選通電壓VGH)控制放電電路。換句話說，相關技術的每個級同時將選通高電壓VGH既施加到選通線，還施加到放電電路。這樣，根據相關技術的每個級的負載必定較大。并且，既用于導通放電電路的放電晶體管還用于驅動選通線的高選通電壓VGH的延遲時間必定延長。然而，本實施方式中的每個級使用進位信號CS控制放電電路而沒有連接任何不同的負載。因此，本實施方式中的每個級能夠使選通線上的高選通電壓被快速放電。
[0082]圖4A是示出根據本發明的第一實施方式的布置在IXD設備的選通驅動器內的級的配置的詳細電路圖。圖4B是示出圖4A的級內的輸出部分的配置的詳細電路圖。圖5是對根據本發明的第一實施方式的從選通驅動器的第η級輸出的選通驅動電壓和進位信號進行比較的波形圖。
[0083]如圖所示，包括在本實施方式中的選通驅動器中的級包括輸入部分171、控制器172和輸出部分173。輸入部分171接收時鐘信號CLK、高選通電壓VGH、低選通電壓VGL等作為輸入信號?？刂破?72通過使用來自輸入部分171的輸入信號，生成用于控制輸出部分173的控制信號。輸出部分173通過使用時鐘信號和控制信號輸出高選通電壓VGH和進
位信號。
[0084]根據本實施方式的級的輸出部分173包括選通輸出部分173a和進位輸出部分173b。選通輸出部分173a可以包括第一上拉晶體管Trpul和第一下拉晶體管Trpudl。進位輸出部分173b可以包括第二上拉晶體管Trpu2和第二下拉晶體管Trpud2。
[0085]選通輸出部分173a使用時鐘信號CLK和來自控制器172的控制信號，通過選通輸出端子輸出高選通電壓VGH (B卩，選通驅動電壓或選通信號)。并且，選通輸出部分173a能夠將高選通電壓VGH施加到與相應的級相連接的選通線。高選通電壓VGH能夠根據在相應的級內的反相和非反相節點Q和/Q處的控制信號被選擇性地生成，且被直接施加到與相應的級相連接的選通線。
[0086]進位輸出部分173b使用時鐘信號CLK和來自控制器172的控制信號通過進位輸出端子輸出進位信號。并且，進位輸出部分173b使得能夠從與第η選通線GLn相連接的相應的級向與第(η-3)選通線GLn-3相連接的放電電路(S卩，放電晶體管)施加進位信號。這樣，能夠激活與第(n-3)選通線GLn-3相連接的放電電路(即，放電晶體管)。
[0087]進位信號由反相節點Q和非反相節點/Q處的控制信號控制。這樣，進位信號能夠具有與通過選通輸出端子輸出的高選通電壓相同的波形。并且，進位信號能夠直接控制與不同選通線相連接的放電電路，而不用施加到任何選通線。據此，在沒有任何初始延遲的情況下就能夠驅動放電電路。結果，在沒有延遲的情況下，充入每條選通線的高選通電壓VGH能夠被快速地放電至低選通電壓VGL。
[0088]如圖5所示，從第k級的選通輸出端子輸出的信號在從低電平轉變為高電平的間隔內被平穩地延遲，但是在從高電平轉變為低電平的另一間隔內快速地降低。換句話說，根據本實施方式的選通驅動電壓能夠具有比虛線所描繪的相關技術增強的延遲特性。
[0089]這是由于與第k選通線GLk相連接的第k放電電路被來自與第(k+3 )選通線GLk+3相連接的第(k+3)級的進位信號驅動并且使第k選通線GLk上的高選通電壓VGH能夠被快速地放電的事實。
[0090]如果在同一級內生成的進位信號和高選通電壓VGH沒有彼此分開，則高選通電壓VGH被用于激活放電電路。在這種情況下，選通驅動電壓升高至具有初始延遲的高選通電壓VGH，如圖5所示的第k選通信號。這樣，放電電路的導通/截止被延遲初始延遲值。由此，第k選通線GLk上的高選通電壓VGH不能夠被快速地放電。[0091 ] 為了控制與每條選通線相連接的放電電路，本實施方式中的每個級都包括不與任何選通線相連接的進位輸出端子，并通過進位輸出端子直接將進位信號施加到放電電路。這樣，每個選通線GLl?GLn上的高選通電壓VGH能夠被快速放電。
[0092]圖6是示出根據本發明的第一實施方式的施加到LCD面板上的選通線的選通驅動電壓的變化的波形圖。
[0093]參照圖6和圖3，根據本發明的第一實施方式的具有放電電路的LCD設備不僅使得每條選通線GLl?GLn能夠在三個水平同步循環的周期內由高選通電壓VGH充電，而且還使得充入每條選通線的電壓隨后能夠被放電至低選通電壓VGL。彼此相鄰的兩條選通線上的高選通電壓VGH彼此交疊兩個水平同步循環的周期。并且，與相同選通驅動器140a或140b相連接的選通線上的高選通電壓VGH彼此交疊單個水平同步循環的周期。在選通線GLl?GLn上的高選通電壓VGH之間的交疊周期的單水平同步周期內，數據電壓“d”被施加到像素。
[0094]具體地，如圖所示，當每條選通線上的電壓被放電時,低選通電壓VGL被施加到相應選通線的兩端。這樣，每條選通線上的電壓降低至低選通電壓VGL而具有陡下降沿“C”。
[0095]如圖3所示，本實施方式使連接到第一選通線GLl的第一右放電晶體管能夠被在連接到第四選通線GL4的第二右級STR2內生成的進位信號CS導通。這樣，第一選通線GLl上的電壓沒有任何延遲地從高選通電壓VGH快速地轉變為低選通電壓VGL。同時，如果第一右放電晶體管TRl被施加到第四選通線GL4的高選通電壓VGH導通，如虛線“X”所示，則當第一選通線GLl上的電壓從高選通電壓VGH轉變為低選通電壓VGL時，會產生延遲問題。
[0096]此外，從圖6中所見，明顯的是，不同于選通驅動電壓，用于控制與第一選通驅動器140a和第二選通驅動器140b相鄰設置的放電電路(B卩，左和右放電晶體管)的進位信號的前面部分分別具有非常理想的從低選通電壓VGL到高選通電壓VGH的過渡。
[0097]據此，與相應選通線GLl?GLn相連接的放電晶體管能夠被從相應的級施加的進位信號而快速導通/截止。因此，充入每條選通線的高選通電壓VGH能夠在沒有任何延遲的情況下被快速地放電。
[0098]圖7是示出根據本發明第二實施方式的LCD設備的方框圖。
[0099]根據本發明的第二實施方式的IXD設備100使用四相位時鐘信號CLKl?CLK4，以提供與120Hz的驅動模式相比更穩定的操作。在第一實施方式中公開的選通驅動器內的每個級的配置能夠以相同的方式應用到第二實施方式。這樣，對第二實施方式的描述將集中在第二實施方式的與第一實施方式不同的組件。
[0100]根據本發明的第二實施方式的IXD設備包括配置為顯示圖像的IXD面板201、配置為使用從外部系統施加的時序信號生成多種控制信號的時序控制器220、以及配置為響應于控制信號控制IXD面板201的選通和數據驅動器240和250。
[0101]時序控制器220生成多個時鐘信號，例如，用于確定選通驅動器240內的每級的驅動時序的第一至第四時鐘信號CLKl?CLK4。第一至第四時鐘信號CLKl?CLK4的每個都具有與兩個水平同步循環(或周期)對應的高電平間隔(或寬度)。第一至第四時鐘信號CLKl?CLK4的高電平間隔(或寬度)彼此交疊單個水平同步循環的周期。
[0102]選通驅動器240包括布置在IXD面板201的與非顯示區域N/A對應的兩個邊緣的第一和第二選通驅動器240a和240b。第一和第二選通驅動器240a和240b的每個都包括由多個級組成的移位寄存器。
[0103]第一和第二選通驅動器240 (240a和240b)應答從時序控制器122施加的選通控制信號GCS，并在每個單個水平同步循環彼此交替地執行選通驅動電壓的輸出操作，以在單個水平同步循環內向IXD面板101上的多條選通線GLl~GLn順序地施加選通驅動電壓。在兩個水平同步循環的周期內，施加到每條選通線GL的選通驅動電壓保持為高選通電壓VGH。并且，施加到每條選通線的選通驅動電壓的高選通電壓間隔(或寬度)與施加到與相應選通線相鄰的前一個和后一個選通線GL的選通驅動電壓的高選通電壓間隔(或寬度)交疊單個水平同步循環的周期。從而對選通線GLl~GLn預充電。這樣，當施加數據電壓時，像素能夠執行更穩定的充電操作。
[0104]因此，分別具有與兩個水平同步循環對應的脈沖寬度的第一時鐘信號CLKl和第三時鐘信號CLK3 (即，對應于四個水平同步循環的周期)被施加到第一選通驅動器240a。并且，與第一時鐘信號CLKl和第三時鐘信號CLK3具有相同脈沖寬度的第二時鐘信號CLK2和第四時鐘信號CLK4被施加到第二選通驅動器140b。第二時鐘信號CLK2和第四時鐘信號CLK4分別與第一時鐘信號CLKl和第三時鐘信號CLK3交疊與單個水平同步循環對應的周期。
[0105]例如，在高選通電壓VGH被從第一選通驅動器240a施加到第k選通線GLk的單個水平循環的周期之后，高選通電壓VGH從第二選通驅動器240b被施加到第(k+1)選通線GLk+Ι。在高選通電壓VGH被從第二選通驅動器240b施加到第(k+1)選通線GLk+1的單個水平循環的周期之后，不但高選通電壓VGH被從第一選通驅動器240a施加到第(k+2)選通線GLk+2,而且低選 通電壓VGL被從第一選通驅動器240a施加到第k選通線GLk。這樣,第k選通線GLk上的薄膜晶體管TFT被截止并且使充入液晶單元Clc的數據電壓能夠在單個幀周期內保持。其中，“k”是小于“η”的自然數。并且，在單個水平同步循環的周期之后，第二選通驅動器240b對第(k+3)和第(k+1)選通線GLk+3和GLk+Ι執行與第一選通驅動器240a相同的操作。以這種方式，被彼此交替驅動的第一和第二選通驅動器240a和240b能夠順序地使能選通線GLl~GLn。根據第一實施方式的上述描述，關于此處的細節對于本領域技術人員而言將是顯而易見的或將變得顯而易見。
[0106]并且，當每條選通線上的電壓從高選通電壓VGH轉變為低選通電壓VGL時，為了最小化選通驅動電壓的放電延遲，IXD設備還可以包括放電電路TLl~TLj和TRl~TRj。放電電路TLl~TLj和TRl~TRj能夠被連接到相應的選通線的一端。放電電路包括左放電電路TLl~TLj和右放電電路TRl~TRj。其中，“j”是小于“η”的自然數。與第一選通驅動器240a相鄰設置的左放電電路TLl~TLj連接到偶數編號選通線GL2、GL4、…、GLn。與第二選通驅動器240b相鄰設置的右放電電路TRl~TRj連接到奇數編號選通線GL1、GL3、…、GLn-1。
[0107]如圖4A和4B所示，第二實施方式的IXD設備使選通驅動器240的每個級都包括選通輸出端子和配置為輸出進位信號CS的進位輸出端子。并且，第二實施方式的LCD設備使放電電路TLl~TLj和TRl~TRj中的每個能夠在沒有任何初始延遲的情況下由進位信號CS控制。
[0108]圖8是示出根據本發明的第二實施方式的形成在LCD面板上的選通驅動器和放電電路的配置的詳細電路圖。[0109]參照圖8，根據本發明的第二實施方式的選通驅動器240包括形成在IXD 201 一個邊緣上的第一選通驅動器240和形成在與該一個邊緣相對的另一邊緣的第二選通驅動器240b。同時，每個放電電路能夠通過單個放電晶體管實現。這樣，選通驅動器還包括布置在第一選通驅動器240a的多個級之間的多個左放電晶體管TLl~TLj以及布置在第二選通驅動器240b的多個級之間的多個右放電晶體管TRl~TRj。
[0110]這些級能夠以四相位模式被驅動。因此，具有互不相同的四個相位的第一至第四時鐘信號CLKl~CLK4、高選通電壓VGH、在其它級內生成的進位信號CS和低選通信號VGL被施加到這些級。盡管沒有在圖中示出，但是電源電壓VDD和地電壓GND能夠被施加到這些級。第一至第四時鐘信號CLKl~CLK4中的每個具有與兩個水平同步循環對應的高電平間隔(或寬度)。第一至第四時鐘信號CLKl~CLK4的高電平間隔(或寬度)彼此交疊單個水平同步循環的周期。
[0111]并且，不同于相關技術的選通驅動器，如圖4A所示，根據第二實施方式的選通驅動器240內的每個級包括配置為輸出選通驅動電壓(即，高選通電壓脈沖)和將要被施加到連接到相鄰選通線的放電電路的進位信號的輸出部分。如圖4B所示，每個級的輸出部分可以包括配置為輸出選通驅動電壓的選通輸出部分和配置為輸出進位信號的進位輸出部分。
[0112]更具體地，第一選通驅動器240a接收第一時鐘信號CLKl和第三時鐘信號CLK3、高選通電壓VGH、進位信號CS和低選通電壓VGL。第一選通驅動器240a應答與選通起始脈沖GSP對應的第一起始電壓Vstl，并在兩個水平同步循環的周期內順序地輸出選通驅動電壓到多條奇數編號選通線GL1、GL3、…、GLn-Ι。每個選通驅動電壓都具有高選通電壓脈沖，高選通電壓脈沖用于導通顯示區域A/A內的薄膜晶體管并具有與兩個水平同步循環對應的寬度。施加到每條選通線的 高選通電壓脈沖與施加到與相應選通線相鄰的前一個和后一個選通線的高選通電壓脈沖交疊單個水平同步循環的周期。
[0113]這種第一選通驅動器240a包括基于第一起始電壓Vstl彼此串聯的第一至第j左級STLl~STLj和左虛設級DTL。
[0114]第二選通驅動器240b接收第二時鐘信號CLK2和第四時鐘信號CLK4、高選通電壓VGH、進位信號CS和低選通電壓VGL。第二選通驅動器240b應答與選通起始脈沖GSP對應的第二起始電壓Vst2，并在兩個水平同步循環的周期內順序地輸出選通驅動電壓到多條偶數編號選通線GL2、GL4、…、GLn。偶數編號選通線GL2、GL4、…、GLn上的選通驅動電壓具有與奇數編號選通線GL1、GL3、…、GLn-1上的選通驅動電壓相似的高選通電壓脈沖。
[0115]該第二選通驅動器240b包括基于第二起始電壓Vst2彼此串聯的第一至第j右級STRl~STRj和右虛設級DTR。
[0116]并且，選通驅動器240包括左放電晶體管TLl~TLj，左放電晶體管TLl~TLj布置在包括第一至第j左級STLl~STLj和左虛設級DTL的多個左級之間。
[0117]左放電晶體管TLl~TLj中的每個的第一電極連接到偶數編號選通線GL2、GL4、…、GLn，右級STRl~STRj中的每個的選通輸出部分(或端子)或左虛設級DTL的選通輸出部分(或端子)與偶數編號選通線GL2、GL4、…、GLn相連接。左放電晶體管TLl~TLj中的每個的柵極連接到與第一電極相連接的右級STR的后面的右級的進位輸出部分(或端子)，或者連接到右虛設級DTR的進位輸出部分(或端子)。左放電晶體管TLl~TLj中的每個的第二電極連接到用于傳輸低選通電壓VGL的低選通電壓線。[0118]例如，第一左放電晶體管TLl的第一電極連接到第二選通線GL2，第一左放電晶體管TLl的柵極連接到與第四選通線GL4相連接的第二右級STR2的進位輸出部分(或端子)。并且，第一左放電晶體管TLl的第二電極連接到低選通電壓線。
[0119]選通驅動器240還包括右放電晶體管TRl~TRj，右放電晶體管TRl~TRj布置在包括第一至第j右級STRl~STRj和右虛設級DTR的多個右級之間。
[0120]右放電晶體管TRl~TRj中的每個的第一電極連接到奇數編號選通線GL1、GL3、…、GLn，左級STLl~STLj中的每個的選通輸出部分(或端子)與奇數編號選通線GL1、GL3、…、GLn相連接。右放電晶體管TRl~TRj中的每個的柵極連接到與第一電極相連接的左級STL的后面的左級的進位輸出部分(或端子)，或者連接到左虛設級DTL的進位輸出部分(或端子)。右放電晶體管TRl~TRj中的每個的第二電極連接到用于傳輸低選通電壓VGL的低選通電壓線。
[0121]例如，第一右放電晶體管TRl的第一電極連接到第一條選通線GL1，第一右放電晶體管TRl的柵極連接到用于向第三選通線GL3施加選通驅動電壓的第二右級STR2內的進位輸出部分(或端子)。并且，第一右放電晶體管TRl的第二電極連接到低選通電壓線。
[0122]第二實施方式中的該LCD設備能夠執行與第一實施方式中的LCD設備相同的操作，不同的是通過使用四相位時鐘信號CLKl~CLK4驅動選通驅動器240。并且，第二實施方式中的LCD設備使與第一選通線GLl相連接的第一右放電晶體管TRl能夠被第二左級STL2的進位信號導通，第二左級STL2與第一右放電晶體管TRl相對地布置。類似地，與第二選通線GL2相連接的第一左放電晶體管TLl被第二右級STR2的進位信號導通，第二右級STR2與第一左放電晶體管TLl相對地布置。
[0123]換句話說，連接到選通線GLl~GLn中的每條的放電電路TLl~TLj和TRl~TRj由從每個級獨立輸出的進位信·號控制，而不是被選通驅動電壓(即，高選通電壓VGH)控制。這樣，每條選通線上的選通驅動電壓(即，高選通電壓VGH)的放電延遲能夠被最小化。
[0124]圖9是示出根據本發明的第二實施方式的施加到LCD面板上的選通線的選通驅動電壓的變化的波形圖。
[0125]參照圖8和圖9，根據本發明的第二實施方式的具有放電電路的LCD設備不僅使每條選通線GLl~GLn能夠在兩個水平同步循環的周期內由高選通電壓VGH充電，而且還使充入每條選通線的電壓隨后能夠被放電至低選通電壓VGL。彼此相鄰的兩條選通線上的高選通電壓VGH彼此交疊單個水平同步循環的周期。然而，與相同選通驅動器240a或240b相連接的選通線上的高選通電壓VGH在時間上彼此不交疊。在選通線GLl~GLn上的高選通電壓VGH之間的交疊周期的單個水平同步周期內，數據電壓“d”被施加到像素。
[0126]具體地，如圖所示，當每條選通線上的電壓被放電時,低選通電壓VGL被施加到相應選通線的兩端。這樣，每條選通線上的電壓降低至低選通電壓VGL而具有陡下降沿“F”。
[0127]如圖8所示，第二實施方式使連接到第一選通線GLl的第一右放電晶體管TRl能夠被在連接到第三選通線GL3的第二左級STL2內生成的進位信號CS導通。這樣，第一選通線GLl上的電壓在沒有任何延遲的情況下能夠快速地從高選通電壓VGH轉變為低選通電壓VGL0同時，如果第一右放電晶體管TRl被施加到第三選通線GL3的高選通電壓VGH導通，如虛線“Y”所示，則當第一選通線GLl上的電壓從高選通電壓VGH轉變為低選通電壓VGL時，會產生延遲問題。[0128]此外，由圖9中可見，明顯的是，不同于選通驅動電壓，用于控制放電電路(即，左和右放電晶體管)的進位信號的前面部分，每一個都具有非常理想的從低選通電壓VGL到高選通電壓VGH的過渡，其中，這些放電電路與第一選通驅動器240a和第二選通驅動器240b相鄰設置。
[0129]據此，與相應選通線GLl?GLn相連接的放電晶體管能夠被從相應的級施加的進位信號快速地導通/截止。因此，充入每條選通線的高選通電壓VGH能夠在沒有任何延遲的情況下被快速地放電。
[0130]根據本發明的實施方式的LCD設備將放電電路布置在選通線上并且將充入每條選通線的選通驅動電壓快速放電。這樣，增強的圖像質量能夠被增強。
[0131]并且，根據本發明的實施方式的LCD設備使選通驅動電壓和用于控制置于前面的選通線上的放電電路的進位信號能夠被從選通驅動器內的每一級獨立地輸出。據此，能夠避免選通驅動電壓的放電延遲。
[0132]此外，根據本發明的實施方式的IXD設備提供具有兩個選通驅動器的雙GIP模式LCD面板，這兩個選通驅動器被配置為對于選通驅動電壓執行交替輸出而不是同時輸出。因此，能夠減少級的數目，而且還能夠減小選通驅動器的占用面積。
[0133]盡管只是針對上述實施方式限制性地解釋了本發明，但是本領域技術人員應該理解的是，本發明并不局限于這些實施方式，在不偏離本發明的精神的前提下可以對本發明進行各種修改和變化。因此，本發明的范圍應當僅由所附權利要求及其等同物確定。
【權利要求】
1.一種液晶顯示設備，所述液晶顯示設備包括: 液晶顯示面板，在所述液晶顯示面板中形成有η條選通線，所述η是自然數； 時序控制器，所述時序控制器被配置為通過使用從外部系統施加的時序控制信號生成第一至第六時鐘信號； 第一選通驅動器，所述第一選通驅動器被配置為響應于第一、第三和第五時鐘信號，向第2k-l選通線的一端施加高選通電壓，所述k是小于所述η的自然數； 第二選通驅動器，所述第二選通驅動器被配置為響應于第二、第四和第六時鐘信號，向第2k選通線的一端施加所述高選通電壓； 多個左放電電路，每個左放電電路被配置為根據第2k+l選通線上的電壓電平，向第2k-l選通線的另一端施加低選通電壓；以及 多個右放電電路，每個右放電電路被配置為根據第2k+2選通線上的電壓電平，向第2k選通線的另一端施加所述低選通電壓， 其中，所述第一選通驅動器包括多個左級，每個左級包括用于輸出所述高選通電壓的選通輸出端子和用于控制相應的左放電電路的進位輸出端子，并且，所述第二選通驅動器包括多個右級，每個右級包括用于輸出所述高選通電壓的另一選通輸出端子和用于控制相應的右放電電路的另一進位輸出端子。
2.根據權利要求1所述的液晶顯示設備，其中，所述第一至第六時鐘信號包括高電平間隔，每個高電平間隔與三個水平同步循環對應并彼此交疊兩個水平同步循環的周期。
3.根據權利要求1所述的液晶顯示設備，其中，所述第一選通驅動器的所述左級和所述第二選通驅動器的所述右級分別包括配置為輸出所述高選通電壓的選通輸出部分和配置為輸出進位信號的進位輸出部分，所述進位信號用于控制所述左放電電路和所述右放電電路中的一個。``
4.根據權利要求3所述的液晶顯示設備，其中，所述第一選通驅動器還包括至少一個左虛設級，所述至少一個左虛設級連接所述至少一個左放電電路。
5.根據權利要求3所述的液晶顯示設備，其中，所述左放電電路分別包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到第2k-l選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與第2k+l選通線相連接的左級的進位信號輸出端子。
6.根據權利要求3所述的液晶顯示設備，其中，所述選通輸出部分與所述進位輸出部分并聯連接，并包括第一上拉晶體管和下拉晶體管，所述進位輸出部分包括第二上拉晶體管和第二下拉晶體管。
7.根據權利要求3所述的液晶顯示設備，其中，所述第二選通驅動器還包括至少一個右虛設級，所述至少一個右虛設級連接所述至少一個右放電電路。
8.根據權利要求6所述的液晶顯示設備，其中，所述右放電電路分別包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到第2n選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與第2k+2選通線相連接的右級的進位輸出端子。
9.根據權利要求1所述的液晶顯示設備，其中，所述第一選通驅動器和第二選通驅動器布置在所述液晶顯示面板的非顯示區域中。
10.一種液晶顯示設備,所述液晶顯示設備包括: 液晶顯示面板，在所述液晶顯示面板中形成有多條選通線； 控制器，所述控制器被配置為生成具有不同相位的至少四個時鐘信號； 第一選通驅動器，所述第一選通驅動器被配置為響應于來自所述控制器的所述時鐘信號中的至少兩個時鐘信號，向奇數編號選通線施加高選通電壓； 第二選通驅動器，所述第二選通驅動器被配置為響應于來自所述控制器的所述時鐘信號中的其它時鐘信號，向偶數編號選通線施加所述高選通電壓； 多個主放電電路，每個主放電電路被配置為響應于與后面的奇數和偶數編號選通線中的一條上的電壓電平相反的進位信號，向相應的奇數編號選通線施加低選通電壓；以及多個次放電電路，每個次放電電路被配置為響應于與后面的奇數和偶數編號選通線中的另一條上的電壓電平相反的進位信號，向相應的偶數編號選通線施加所述低選通電壓，其中，所述第一選通驅動器包括多個主級，每個主級包括用于向相應的奇數編號選通線輸出所述高選通電壓的選通輸出部分和用于向與前面的奇數和偶數編號選通線中的一條相連接的放電電路輸出所述進位信號的進位輸出部分，所述第二選通驅動器包括多個次級，每個次級包括用于向相應的偶數編號選通線輸出所述高選通電壓的另一選通輸出部分和用于向與前面的奇數和偶數編號選通線中的另一條相連接的放電電路輸出所述進位信號的另一進位輸出部分。
11.根據權利要求10所述的液晶顯示設備，其中，所述至少四個時鐘信號包括第一至第六時鐘信號，每個時鐘信號具 有高電平間隔，每個高電平間隔與三個水平同步循環對應并彼此交疊兩個水平同步循環的周期。
12.根據權利要求11所述的液晶顯示設備，其中，所述第一選通驅動器接收來自所述控制器的第一、第三和第五時鐘信號，所述第二選通驅動器接收來自所述控制器的第二、第四和第六時鐘信號。
13.根據權利要求12所述的液晶顯示設備，其中，所述第一選通驅動器內的每個進位輸出部分向連接到前面的第三選通線的所述次放電電路施加所述進位信號，所述第二選通驅動器內的每個進位輸出部分向連接到前面的第三選通線的所述主放電電路施加所述進位信號。
14.根據權利要求13所述的液晶顯示設備，其中，所述第一選通驅動器還包括兩個主級，所述兩個主級分別連接到所述次放電電路中的后面的兩個次放電電路，并且所述第二選通驅動器還包括次級，所述次級連接到所述主放電電路中的最后一個主放電電路。
15.根據權利要求13所述的液晶顯示設備，其中，每個主放電電路和次放電電路包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到相應的選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與前面的第三選通線相對的所述進位輸出部分。
16.根據權利要求10所述的液晶顯示設備，其中，所述至少四個時鐘信號包括第一至第四時鐘信號，所述第一至第四時鐘信號具有高電平間隔，每個高電平間隔與兩個水平同步循環對應并彼此交疊單個水平同步循環的周期。
17.根據權利要求16所述的液晶顯示設備，其中，所述第一選通驅動器接收來自所述控制器的第一和第三時鐘信號，并且所述第二選通驅動器接收來自所述控制器的第二和第四時鐘信號。
18.根據權利要求17所述的液晶顯示設備，其中，所述第一選通驅動器中的每個進位輸出部分向連接到前面的第二選通線的主放電電路施加所述進位信號，所述第二選通驅動器中的每個進位輸出部分向連接到前面的第二選通線的次放電電路施加所述進位信號。
19.根據權利要求18所述的液晶顯示設備，其中，所述第一選通驅動器還包括主虛設級，所述主虛設級連接到所述主放電電路中的最后一個主放電電路，所述第二選通驅動器還包括次虛設級，所述次虛設級連接到所述次放電電路中的最后一個次放電電路。
20.根據權利要求18所述的液晶顯示設備，其中，每個主放電電路和次放電電路包括晶體管，所述晶體管包括: 第一電極，所述第一電極連接到相應的選通線； 第二電極，所述第二電極被配置為接收所述選通低電壓；以及 柵極，所述柵極連接到與后面的第二選通線相對的進位輸出部分。
【文檔編號】G09G3/36GK103714785SQ201210590809
【公開日】2014年4月9日 申請日期:2012年12月28日 優先權日:2012年9月28日
【發明者】崔貞美 申請人:樂金顯示有限公司