一種移位寄存器、柵極驅(qū)動電路及顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種移位寄存器、柵極驅(qū)動電路及顯示裝置，本發(fā)明實施例提供的上述移位寄存器，包括：輸入模塊，復(fù)位模塊，驅(qū)動模塊，第一輸出模塊和第二輸出模塊。該移位寄存器利用直流電源作為輸出信號端所輸出的輸出信號的輸出源，相比時鐘信號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號的影響，從而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
【專利說明】一種移位寄存器、柵極驅(qū)動電路及顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種移位寄存器、柵極驅(qū)動電路及顯示裝置。

【背景技術(shù)】
[0002] 在薄膜晶體管顯示器中，通常通過柵極驅(qū)動裝置向像素區(qū)域的各個薄膜晶體管 (TFT，Thin Film Transistor)的柵極提供柵極驅(qū)動信號。柵極驅(qū)動裝置可以通過陣列工 藝形成在液晶顯示器的陣列基板上，即陣列基板行驅(qū)動（Gate Driver on Array, G0A)工 藝，這種集成工藝不僅節(jié)省了成本，而且可以做到液晶面板（Panel)兩邊對稱的美觀設(shè)計， 同時，也省去了柵極集成電路（IC，Integrated Circuit)的綁定（Bonding)區(qū)域以及扇出 (Fan-out)的布線空間，從而可以實現(xiàn)窄邊框的設(shè)計；并且，這種集成工藝還可以省去柵極 掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。
[0003] 現(xiàn)有的柵極驅(qū)動電路主要是將輸入的時鐘信號通過移位寄存器轉(zhuǎn)換后加在液晶 顯示面板的柵極掃描線上，而時鐘信號因其自有的高頻率的周期性變換特性以及傳輸線的 自身電阻，會發(fā)生信號延遲與衰減，從而導(dǎo)致不能輸出穩(wěn)定的電壓，進(jìn)而影響了顯示面板上 與柵極掃描線連接的薄膜晶體管的正常工作，造成畫面顯示不均勻。


【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明實施例提供一種移位寄存器、柵極驅(qū)動電路及顯示裝置，用以解 決現(xiàn)有技術(shù)中由于移位寄存器的輸出電壓的電壓源為時鐘信號所導(dǎo)致的輸出電壓不穩(wěn)定 的問題。
[0005] 因此，本發(fā)明實施例提供的一種移位寄存器，包括：輸入模塊，復(fù)位模塊，驅(qū)動模 塊，第一輸出模塊和第二輸出模塊；其中，
[0006] 所述輸入模塊，用于在第一時鐘信號的控制下，將輸入信號端的輸入信號提供給 第一節(jié)點；
[0007] 所述驅(qū)動模塊，用于在所述第一節(jié)點的電壓的控制下，將第二時鐘信號提供給第 二節(jié)點；以及在所述輸入信號端與所述第一節(jié)點之間無信號傳送時，拉低或拉高所述第一 節(jié)點的電壓；
[0008] 所述復(fù)位模塊，用于在所述第一節(jié)點的電壓和所述第一時鐘信號的控制下，將第 一直流源的電壓提供給所述第二節(jié)點；以及在所述第一節(jié)點的電壓的控制下，使所述第一 直流源中止向所述第二節(jié)點提供電壓；
[0009] 所述第一輸出模塊，用于在所述第二節(jié)點的電壓的控制下，將所述第一直流源的 電壓提供給輸出信號端；
[0010] 所述第二輸出模塊，用于在所述第二節(jié)點的電壓的控制下，將第二直流源的電壓 提供給所述輸出信號端；
[0011] 所述第一節(jié)點位于連接所述輸入模塊、所述驅(qū)動模塊、以及所述復(fù)位模塊的導(dǎo)線 上；所述第二節(jié)點位于連接所述驅(qū)動模塊、所述復(fù)位模塊、所述第一輸出模塊、以及所述第 二輸出模塊的導(dǎo)線上；
[0012] 所述第一時鐘信號和所述第二時鐘信號相位相反。
[0013] 在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述輸入 模塊具體包括：第一晶體管；其中，
[0014] 所述第一晶體管，其柵極與所述第一時鐘信號相連，其源極與所述輸入信號端相 連，其漏極與所述第一節(jié)點相連。
[0015] 在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述驅(qū)動 模塊具體包括：第二晶體管和第一電容；其中，
[0016] 所述第二晶體管，其柵極與所述第一節(jié)點相連，其源極與所述第二時鐘信號相連； 其漏極與所述第二節(jié)點相連；
[0017] 所述第一電容連接于所述第二晶體管的柵極與所述第二晶體管的漏極之間。
[0018] 在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述復(fù)位 模塊具體包括：第三晶體管，第四晶體管和第五晶體管；其中，
[0019] 所述第三晶體管，其柵極與所述第一時鐘信號相連，其源極與所述第二直流源相 連，其漏極分別與所述第四晶體管的漏極和所述第五晶體管的柵極相連；
[0020] 所述第四晶體管，其柵極與所述第一節(jié)點相連，其源極與所述第一時鐘信號相 連；
[0021] 所述第五晶體管，其源極與所述第一直流源相連，其漏極與所述第二節(jié)點相連。
[0022] 進(jìn)一步地，在本發(fā)明實施例提供的上述移位寄存器中，所述復(fù)位模塊還包括：第二 電容；其中，
[0023] 所述第二電容連接于所述第五晶體管的柵極與所述第五晶體管的源極之間。
[0024] 在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述第二 輸出模塊具體包括：第六晶體管、第七晶體管、第八晶體管和第三電容；其中，
[0025] 所述第六晶體管，其柵極與所述第二節(jié)點相連，其源極與所述第二直流源相連，其 漏極與所述第七晶體管的漏極和所述第八晶體管的柵極相連；
[0026] 所述第七晶體管，其柵極與所述第一時鐘信號相連，其源極與所述第一直流源相 連；
[0027] 所述第八晶體管，其源極與所述第二直流源相連，其漏極與所述輸出信號端相 連；
[0028] 所述第三電容連接于所述第八晶體管的柵極與所述第八晶體管的漏極之間。
[0029] 或者，在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述 第二輸出模塊具體包括：第九晶體管和第四電容；其中，
[0030] 所述第九晶體管，其柵極與所述第二節(jié)點相連，其源極與所述低電位直流源相連， 其漏極與所述輸出信號端相連；
[0031] 所述第四電容連接于所述第九晶體管的柵極與所述第九晶體管的漏極之間。
[0032] 所述第九晶體管，其柵極與所述第二節(jié)點相連，其源極與所述低電位直流源相連， 其漏極與所述輸出信號端相連；
[0033] 所述第四電容連接于所述第九晶體管的柵極與所述第九晶體管的漏極之間。
[0034] 在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述第一 輸出模塊具體包括：第十晶體管、第十一晶體管和第十二晶體管；其中，
[0035] 所述第十晶體管，其柵極與所述第二節(jié)點相連，其源極與所述高電位直流源相連， 其漏極分別與所述第十一晶體管的漏極和所述第十二晶體管的柵極相連；
[0036] 所述第十一晶體管，其柵極與所述第一時鐘信號相連，其源極與所述低電位直流 源相連；
[0037] 所述第十二晶體管，其源極與所述高電位直流源相連，其漏極與所述輸出信號端 相連。
[0038] 進(jìn)一步地，在本發(fā)明實施例提供的上述移位寄存器中，所述第一輸出模塊還包括： 第五電容；其中，
[0039] 所述第五電容連接于所述第十二晶體管的柵極與所述第十二晶體管的源極之間。
[0040] 或者，在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述 第一輸出模塊具體包括：第十三晶體管和第六電容，其中，
[0041] 所述第十三晶體管，其柵極與所述第二節(jié)點相連接，其源極與所述高電位直流源 相連，其漏極與所述輸出信號端相連；
[0042] 所述第六電容連接于所述第十三晶體管的柵極與所述第十三晶體管的漏極之間。
[0043] 進(jìn)一步地，在本發(fā)明實施例提供的上述移位寄存器中，第一至第十二晶體管均為P 型晶體管，且所述第一直流源為高電位直流源，所述第二直流源為低電位直流源；或
[0044] 第一至第十二晶體管均為N型晶體管，且所述第一直流源為低電位直流源，所述 第二直流源為高電位直流源。
[0045] 具體地，在本發(fā)明實施例提供的上述移位寄存器中，所述第十三晶體管為N型晶 體管，且所述第一直流源為高電位直流源，所述第二直流源為低電位直流源；或
[0046] 所述第十三晶體管為P型晶體管，且所述第一直流源為低電位直流源，所述第二 直流源為高電位直流源。
[0047] 相應(yīng)地，本發(fā)明實施例還提供了一種柵極驅(qū)動電路，包括串聯(lián)的多個本發(fā)明實例 提供的上述任一種移位寄存器；其中，
[0048] 第一級移位寄存器的輸入信號端連接起始信號端，除第一級移位寄存器之外，其 余各級移位寄存器的輸入信號端連接上一級移位寄存器的輸出信號端。
[0049] 相應(yīng)地，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明實施例提供的上述任 一種柵極驅(qū)動電路。
[0050] 本發(fā)明實施例提供的上述移位寄存器、柵極驅(qū)動電路及顯示裝置，包括：輸入模 塊，復(fù)位模塊，驅(qū)動模塊，第一輸出模塊和第二輸出模塊。該移位寄存器利用直流電源作為 輸出信號端所輸出的輸出信號的輸出源，相比時鐘信號作為輸出信號的輸出源，直流電源 不僅可以避免由于時鐘信號自有的高頻率的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的 問題，并且還可以降低線路負(fù)載對輸出信號的影響，從而提高移位寄存器所輸出的輸出信 號的穩(wěn)定性和可靠性。

【專利附圖】

【附圖說明】
[0051] 圖1為本發(fā)明實施例提供的移位寄存器的結(jié)構(gòu)示意圖之一；
[0052] 圖2a和圖2b分別為本發(fā)明實施例提供的移位寄存器的電路時序圖；
[0053] 圖3a和圖3b分別為本發(fā)明實施例提供的所有晶體管均為P型晶體管的移位寄存 器的具體結(jié)構(gòu)示意圖；
[0054] 圖4a和圖4b分別為本發(fā)明實施例提供的所有晶體管均為N型晶體管的移位寄存 器的具體結(jié)構(gòu)示意圖；
[0055] 圖5a和圖5b分別為本發(fā)明實施例提供的包含有P型晶體管和N型晶體管的移位 寄存器的具體結(jié)構(gòu)示意圖；
[0056] 圖6為本發(fā)明實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖。

【具體實施方式】
[0057] 下面結(jié)合附圖，對本發(fā)明實施例提供的移位寄存器、柵極驅(qū)動電路及顯示裝置的

【具體實施方式】進(jìn)行詳細(xì)地說明。
[0058] 本發(fā)明實施例提供的一種移位寄存器，如圖1所示，包括：輸入模塊1，復(fù)位模塊2， 驅(qū)動模塊3,第一輸出模塊4和第二輸出模塊5 ;其中，
[0059] 輸入模塊1，用于在第一時鐘信號CK的控制下，將輸入信號端Input的輸入信號提 供給第一節(jié)點A ;
[0060] 驅(qū)動模塊3,用于在第一節(jié)點A的電壓的控制下，將第二時鐘信號CB提供給第二節(jié) 點B ;以及當(dāng)輸入信號端Input與第一節(jié)點A之間無信號傳送時,拉高或拉低第一節(jié)點A的 電壓；
[0061] 復(fù)位模塊2,用于在第一節(jié)點A的電壓和第一時鐘信號CK的控制下，將第一直流電 源VI的電壓提供給第二節(jié)點B ;以及在第一節(jié)點A的電壓的控制下，使第一直流電源VI中 止向第二節(jié)點B提供電壓；
[0062] 第一輸出模塊4,用于在第二節(jié)點B的電壓的控制下，將第一直流源VI的電壓提供 給輸出信號端Output ;
[0063] 第二輸出模塊5,用于在第二節(jié)點B的電壓的控制下，將第二直流源V2的電壓提供 給輸出信號端Output ;
[0064] 第一節(jié)點A位于連接輸入模塊1與驅(qū)動模塊3和復(fù)位模塊2的導(dǎo)線上；第二節(jié)點 B位于連接驅(qū)動模塊3與復(fù)位模塊2、第一輸出模塊4、以及第二輸出模塊5的導(dǎo)線上；
[0065] 第一時鐘信號CK和第二時鐘信號CB相位相反。
[0066] 本發(fā)明實施例提供的上述移位寄存器，本發(fā)明實施例提供的上述移位寄存器，包 括：輸入模塊，復(fù)位模塊，驅(qū)動模塊，第一輸出模塊和第二輸出模塊。該移位寄存器利用直流 電源作為輸出信號端所輸出的輸出信號的輸出源，相比時鐘信號作為輸出信號的輸出源， 直流電源不僅可以避免由于時鐘信號自有的高頻率的周期性變換特性所導(dǎo)致的輸出信號 不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號的影響，從而提高移位寄存器所輸出 的輸出信號的穩(wěn)定性和可靠性。
[0067] 需要說明的是，在本發(fā)明實施例提供的上述移位寄存器中，當(dāng)?shù)谝恢绷髟礊楦唠?位直流源時，第二直流源則為低電位直流源；當(dāng)?shù)谝恢绷髟礊榈碗娢恢绷髟磿r，第二直流源 則為高電位直流源。
[0068] 下面結(jié)合電路時序圖對本發(fā)明實施例提供的上述移位寄存器的工作原理進(jìn)行簡 要介紹。
[0069] 具體地，本發(fā)明實施例提供的上述移位寄存器的工作可以有三個階段，如圖2a和 圖2b所示，分別為：采樣階段T1、輸出階段T2、以及復(fù)位階段T3 ;
[0070] 在米樣階段T1，輸入信號端Input輸入輸入信號，輸入模塊在第一時鐘信號CK的 控制下，將輸入信號端Input的輸入信號提供給第一節(jié)點A ;復(fù)位模塊在第一節(jié)點A的電壓 和第一時鐘信號CK的控制下，將第一直流電源VI的電壓提供給第二節(jié)點B ;驅(qū)動模塊在第 一節(jié)點A的電壓的控制下，將第二時鐘信號CB提供給第二節(jié)點B ;此時，第一輸出模塊在第 二節(jié)點B的電壓的控制下，將第一直流源VI的電壓提供給輸出信號端Output ;
[0071] 在輸出階段T2,輸入信號端Input與第一節(jié)點A之間之間無信號傳送；若第一節(jié) 點A的電壓在上一時間段為低電位電壓，驅(qū)動模塊則拉低第一節(jié)點A的電壓；若第一節(jié)點A 的電壓在上一時間段為高電位電壓，驅(qū)動模塊則拉高第一節(jié)點A的電壓；并在第一節(jié)點A的 電壓和第二時鐘信號CB的控制下，將第二時鐘信號CB提供給第二節(jié)點B ;復(fù)位模塊在第一 節(jié)點A的電壓的控制下，使第一直流電源VI中止向第二節(jié)點B提供電壓；此時，第二輸出模 塊在第二節(jié)點B的電壓的控制下，將第二直流源V2的電壓提供給輸出信號端Output ;
[0072] 在復(fù)位階段T3,輸入模塊在第一時鐘信號CK的控制下，使輸入信號端Input與第 一節(jié)點A處于導(dǎo)通狀態(tài)；復(fù)位模塊在第一節(jié)點A的電壓和第一時鐘信號CK的控制下，將第 一直流電源VI的電壓提供給第二節(jié)點B ;此時，第一輸出模塊在第二節(jié)點B的電壓的控制 下，將第一直流源VI的電壓提供給輸出信號端Output。
[0073] 下面結(jié)合具體實施例，對本發(fā)明進(jìn)行詳細(xì)說明。需要說明的是，本實施例中是為了 更好的解釋本發(fā)明，但不限制本發(fā)明。
[0074] 較佳地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器中，如圖3a至圖 5b所示，輸入模塊具體包括：第一晶體管T1 ;其中，
[0075] 第一晶體管T1，其柵極與第一時鐘信號CK相連，其源極與輸入信號端Input相連， 其漏極與第一節(jié)點A相連。
[0076] 進(jìn)一步地，在具體實施時，如圖3a和圖3b所示，第一晶體管T1可以為P型晶體管， 此時，當(dāng)?shù)谝粫r鐘信號CK為低電位時第一晶體管T1導(dǎo)通，當(dāng)?shù)谝粫r鐘信號CK為高電位時 第一晶體管T1截止。或者，如圖4a和圖4b所示，第一晶體管T1也可以為N型晶體管，在 此不作限定。
[0077] 以上僅是舉例說明移位寄存器中輸入模塊的具體結(jié)構(gòu)，在具體實施時，輸入模塊 的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié) 構(gòu)，在此不做限定。
[0078] 較佳地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器中，如圖3a至圖 5b所示，驅(qū)動模塊具體包括：第二晶體管T2和第一電容C1 ;其中，
[0079] 第二晶體管T2,其柵極與第一節(jié)點A相連，其源極與第二時鐘信號CB相連；其漏 極與第二節(jié)點B相連；
[0080] 第一電容C1連接于第二晶體管T2的柵極與第二晶體管T2的漏極之間。設(shè)置第 一電容C1，通過第一電容C1的自舉作用，在如圖2a所示的T2時間段內(nèi)拉低或在如圖2b所 示的T2時間段內(nèi)拉高第一節(jié)點A的電壓以保持第二晶體管T2處于導(dǎo)通狀態(tài)。
[0081] 進(jìn)一步地，在具體實施時，如圖3a和圖3b所示，第二晶體管T2可以為P型晶體管， 此時，當(dāng)?shù)谝还?jié)點A的電壓為低電位時第二晶體管T2導(dǎo)通，當(dāng)?shù)谝还?jié)點A的電壓為高電位 時第二晶體管T2截止。或者，如圖4a和圖4b所示，第二晶體管T2也可以為N型晶體管， 在此不作限定。
[0082] 以上僅是舉例說明移位寄存器中驅(qū)動模塊的具體結(jié)構(gòu)，在具體實施時，驅(qū)動模塊 的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié) 構(gòu)，在此不做限定。
[0083] 較佳地，在本發(fā)明實施例提供的上述移位寄存器中，如圖3a和圖4a所示，復(fù)位模 塊2具體可以包括：第三晶體管T3,第四晶體管T4和第五晶體管T5 ;其中，
[0084] 第三晶體管T3,其柵極與第一時鐘信號CK相連，其源極與第二直流源V2相連，其 漏極分別與第四晶體管T4的漏極和第五晶體管T5的柵極相連；
[0085] 第四晶體管T4,其柵極與第一節(jié)點A相連，其源極與第一時鐘信號CK相連；
[0086] 第五晶體管T5,其源極與第一直流源VI相連，其漏極與第二節(jié)點B相連。
[0087] 進(jìn)一步地，在具體實施時，如圖3a和圖3b所示，第三晶體管T3、第四晶體管T4和 第五晶體管T5均可以為P型晶體管，此時，當(dāng)?shù)谝粫r鐘信號CK為低電位時第三晶體管T3 導(dǎo)通，當(dāng)?shù)谝粫r鐘信號CK為高電位時第三晶體管T3截止；當(dāng)?shù)谝还?jié)點A的電壓為低電位時 第四晶體管T4導(dǎo)通，當(dāng)?shù)谝还?jié)點A的電壓為高電位時第四晶體管T4截止；當(dāng)?shù)谖寰w管T5 的柵極的電壓為低電位時第五晶體管T5導(dǎo)通，當(dāng)?shù)谖寰w管T5的柵極的電壓為高電位時 第五晶體管T5截止?；蛘?，如圖4a和圖4b所示，第三晶體管T3、第四晶體管T4和第五晶 體管T5均可以為N型晶體管，在此不作限定。
[0088] 進(jìn)一步地，在本發(fā)明實施例提供的上述移位寄存器中，為了更好的維持第五晶體 管T5的柵極電壓，如圖3b和圖4b所示，復(fù)位模塊還可以包括：第二電容C2 ;其中，
[0089] 第二電容C2連接于第五晶體管T5的柵極與第五晶體管T5的源極之間。
[0090] 以上僅是舉例說明移位寄存器中復(fù)位模塊的具體結(jié)構(gòu)，在具體實施時，復(fù)位模塊 的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié) 構(gòu)，在此不做限定。
[0091] 較佳地，在本發(fā)明實施例提供的上述移位寄存器中，如圖3a至圖4b所示，第二輸 出模塊具體可以包括：第六晶體管T6、第七晶體管T7和第八晶體管T8和第三電容C3 ;其 中，
[0092] 第六晶體管T6,其柵極與第二節(jié)點B相連，其源極與第二直流源V2相連，其漏極與 第七晶體管T7的漏極和第八晶體管T8的柵極相連；
[0093] 第七晶體管T7,其柵極與第一時鐘信號CK相連，其源極與第一直流源VI相連；
[0094] 第八晶體管T8,其源極與第二直流源V2相連，其漏極與輸出信號端Output相連； [0095] 第三電容C3連接于第八晶體管T8的柵極與第八晶體管T8的漏極之間。具體地， 在第二輸出模塊中設(shè)置第三電容C3是為了通過第三電容C3的自舉作用，在如圖2a所示的 T2時間段內(nèi)拉低或在如圖2b所示的T2時間段內(nèi)拉高第八晶體管T8的柵極電壓以保持第 八晶體管T8處于導(dǎo)通狀態(tài)。
[0096] 進(jìn)一步地，在具體實施時，如圖3a和圖3b所示，第六晶體管T6、第七晶體管T7和 第八晶體管T8均可以為P型晶體管，此時，當(dāng)?shù)诙?jié)點B的電壓為低電位時第六晶體管T6 導(dǎo)通，當(dāng)?shù)诙?jié)點B的電壓為高電位時第六晶體管T6截止；當(dāng)?shù)谝粫r鐘信號CK為低電位時 第七晶體管T7導(dǎo)通，當(dāng)?shù)谝粫r鐘信號CK為高電位時第七晶體管T7截止；當(dāng)?shù)诎司w管T8 的柵極的電壓為低電位時第八晶體管T8導(dǎo)通，當(dāng)?shù)诎司w管T8的柵極的電壓為高電位時 第八晶體管Τ8截止?；蛘?，如圖4a和圖4b所示，第六晶體管Τ6、第七晶體管Τ7和第八晶 體管T8均也可以為N型晶體管，在此不作限定。
[0097] 或者，為了簡化電路結(jié)構(gòu)，在本發(fā)明實施例提供的上述移位寄存器中，如圖5a和 圖5b所示，第二輸出模塊具體可以包括：第九晶體管T9和第四電容C4 ;其中，
[0098] 第九晶體管T9,其柵極與第二節(jié)點B相連，其源極與第二直流源V2相連，其漏極與 輸出信號端Output相連；
[0099] 第四電容C4連接于第九晶體管T9的柵極與第九晶體管T9的漏極之間。具體地， 在第二輸出模塊中設(shè)置第四電容C4是為了保證第九晶體管T9的柵極電壓的穩(wěn)定性。
[0100] 進(jìn)一步地，在具體實施時，如圖5a所示，第九晶體管T9可以為P型晶體管。當(dāng)?shù)诙?節(jié)點B的電壓為低電位時第九晶體管T9導(dǎo)通，此時，當(dāng)?shù)诙?jié)點B的電壓為高電位時第九 晶體管T9截止?；蛘撸鐖D5b所示，第九晶體管T9也可以為N型晶體管，在此不作限定。 [0101]以上僅是舉例說明移位寄存器中第二輸出模塊的具體結(jié)構(gòu)，在具體實施時，第二 輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知 的其他結(jié)構(gòu)，在此不做限定。
[0102] 具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器中，如圖3a至圖 4b所示，第一輸出模塊具體可以包括：第十晶體管T10、第十一晶體管T11和第十二晶體 T12 ;其中，
[0103] 第十晶體管T10,其柵極與第二節(jié)點B相連，其源極與第一直流源VI相連，其漏極 分別與第十一晶體管T11的漏極和第十二晶體管T12的柵極相連；
[0104] 第十一晶體管T11，其柵極與第一時鐘信號CK相連，其源極與第二直流源V2相 連；
[0105] 第十二晶體管T12,其源極與第一直流源VI相連，其漏極與輸出信號端Output相 連。
[0106] 進(jìn)一步地，在具體實施時，如圖3a和圖3b所示，第十晶體管T10、第i^一晶體管 T11和第十二晶體T12均可以為P型晶體管，此時，當(dāng)?shù)诙?jié)點B的電壓為低電位時第十晶 體管T10導(dǎo)通，當(dāng)?shù)诙?jié)點B的電壓為高電位時第十晶體管T10截止；當(dāng)?shù)谝粫r鐘信號CK為 低電位時第十一晶體管T11導(dǎo)通，當(dāng)?shù)谝粫r鐘信號CK為高電位時第十一晶體管T11截止； 當(dāng)?shù)谑wT12的柵極的電壓為低電位時第十二晶體T12導(dǎo)通，當(dāng)?shù)谑wT12的柵 極的電壓為高電位時第十二晶體T12截止?；蛘?，如圖4a和圖4b所示，第十晶體管T10、第 十一晶體管T11和第十二晶體T12均也可以為N型晶體管，在此不作限定。
[0107] 較佳地，在本發(fā)明實施例提供的上述移位寄存器中，為了更好的維持第十二晶體 管T12的柵極電壓，如圖3b和圖4b所不，第一輸出模塊還可以包括：第五電容C5 ;其中，
[0108] 第五電容C5連接于第十二晶體管T12的柵極與第十二晶體管T12的源極之間。
[0109] 或者，為了簡化電路結(jié)構(gòu)，在本發(fā)明實施例提供的上述移位寄存器中，如圖5a和 圖5b所示，第一輸出模塊具體可以包括：第十三晶體管T13和第六電容C6,其中，
[0110] 第十三晶體管T13,其柵極與第二節(jié)點B相連接，其源極與第一直流源VI相連，其 漏極與輸出信號端Output相連；
[0111] 第六電容C6連接于第十三晶體管T13的柵極與第十三晶體管T13的漏極之間。
[0112] 具體地，在第一輸出模塊中設(shè)置第六電容C6是為了保證第十三晶體管T13的柵極 電壓的穩(wěn)定性。
[0113] 進(jìn)一步地，在具體實施時，如圖5a所示，第十三晶體管T13可以為N型晶體管，此 時，當(dāng)?shù)诙?jié)點B的電壓為高電位時第十三晶體管T13導(dǎo)通，當(dāng)?shù)诙?jié)點B的電壓為低電位 時第十三晶體管T13截止?；蛘?，如圖5b所示，第十三晶體管T13也可以為P型晶體管，在 此不作限定。
[0114] 以上僅是舉例說明移位寄存器中第一輸出模塊的具體結(jié)構(gòu)，在具體實施時，第一 輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知 的其他結(jié)構(gòu)，在此不做限定。
[0115] 較佳地，在本發(fā)明實施例提供的上述移位寄存器中，晶體管一般均采用相同材質(zhì) 的晶體管，在具體實施時，為了簡化制作工藝，上述第一至第十二晶體管均采用P型晶體管 或N型晶體管。且當(dāng)?shù)谝恢恋谑w管均為P型晶體管時，第一直流源為高電位直流源， 第二直流源為低電位直流源；或當(dāng)?shù)谝恢恋谑w管均為N型晶體管時，第一直流源為 低電位直流源，第二直流源為高電位直流源。
[0116] 對于第一輸出模塊為第十三晶體管和第六電容的結(jié)構(gòu)的移位寄存器，如圖5a所 示，當(dāng)?shù)谑w管為N型晶體管時，第一直流源為高電位直流源，第二直流源為低電位直 流源；或如圖5b所示，當(dāng)?shù)谑w管為P型晶體管時，第一直流源為低電位直流源，第二 直流源為高電位直流源。
[0117] 需要說明的是本發(fā)明上述實施例中提到的晶體管可以是薄膜晶體管（TFT， Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場效應(yīng)管（MOS，Metal Oxide Semiconductor)，在此不做限定。在具體實施中，這些晶體管的源極和漏極根據(jù)晶體管類型 以及輸入信號的不同，其功能可以互換，在此不做具體區(qū)分。
[0118] 下面分別以圖2a和圖2b所示的輸入輸出時序圖為例對本發(fā)明實施例移位寄存器 的工作過程作以描述。下述描述中以1表不高電位信號，〇表不低電位信號。
[0119] 實例一：
[0120] 以圖3b所示的移位寄存器的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖3b所示 的移位寄存器中，所有晶體管均為P型晶體管，各P型晶體管在高電位作用下截止，在低電 位作用下導(dǎo)通；第一直流源為高電位直流源，第二直流源為低電位直流源；對應(yīng)的輸入輸 出時序圖如圖2a所示。具體地，選取如圖2a所示的輸入輸出時序圖中的T1、T2和T3三個 階段。
[0121] 在Τ1階段，Input = 0, CK = 0, CB = 1。由于CK = 0,因此第一晶體管Τ1、第三 晶體管T3、第七晶體管T7和第十一晶體管T11均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 0,因此第一節(jié)點A的電位為低電位；由于第一節(jié)點A的電位為低電位，因此第四晶體管T4 和第二晶體管T2導(dǎo)通，對第二電容C2進(jìn)行充電；由于CK = 0,因此第五晶體管T5柵極的 電位為低電位，第五晶體管T5導(dǎo)通并將第一直流源的電壓提供給第二節(jié)點B ;由于第二晶 體管T2導(dǎo)通，CB = 1，因此導(dǎo)通的第二晶體管T2將高電位的第二時鐘信號CB提供給第二 節(jié)點B，因此第二節(jié)點B的電位為高電位，對第一電容C1進(jìn)行充電；由于第二節(jié)點B的電位 為高電位，因此第六晶體管T6和第十晶體管T10截止；第八晶體管T8的柵極的電位為高電 位，第八晶體管截止；第十二晶體管T12的柵極的電位為低電位，對第五電容C5進(jìn)行充電， 第十二晶體管T12導(dǎo)通并將第一直流源VI的電壓提供給輸出信號端Output，因此輸出信號 端Output輸出高電位輸出信號。
[0122] 在T2階段，Input = 1，CK = 1，CB = 0。由于CK = 1，因此第一晶體管T1、第三 晶體管T3、第七晶體管T7和第十一晶體管T11均截止；由于第一晶體管T1截止，第一節(jié)點 A的電位為低電位，因此第四晶體管T4和第二晶體管T2導(dǎo)通；由于CK = 1，因此第五晶體 管T5柵極的電位為高電位，第五晶體管T5截止，同時，在此階段中，第二電容C2進(jìn)行放電 其兩端的電位都為高電位，以更好的維持第五晶體管T5柵極的電位為高電位；由于第二晶 體管T2導(dǎo)通，CB = 0,因此導(dǎo)通的第二晶體管T2將低電位的第二時鐘信號CB提供給第二 節(jié)點B，因此第二節(jié)點B的電位為低電位；由于第二節(jié)點B的電位為低電位，根據(jù)第一電容 C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節(jié)點A的電位被進(jìn)一步拉低， 以保證在此階段中第四晶體管T4和第二晶體管T2導(dǎo)通；由于第二節(jié)點B的電位為低電位， 因此第六晶體管T6和第十晶體管T10導(dǎo)通；第十二晶體管T12的柵極的電位為高電位，第 十二晶體管T12截止，同時，在此階段中，第五電容C5進(jìn)行放電使其兩端的電位都為高電 位，以更好的維持第十二晶體管T12柵極的電位為高電位；第八晶體管T8的柵極的電位為 低電位，第八晶體管T8導(dǎo)通并將第二直流源V2的電壓提供給輸出信號端Output，因此輸 出信號端Output輸出低電位輸出信號；同時由于第三電容C3的自舉作用，為了維持第三電 容C3兩端的電壓差，第八晶體管T8的柵極的電位被進(jìn)一步拉低以保證在此階段中第八晶 體管T8導(dǎo)通。
[0123] 在T3階段，Input = 1，CK = 0, CB = 1。由于CK = 0,因此第一晶體管T1、第三 晶體管T3、第七晶體管T7和第十一晶體管T11均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 1，因此第一節(jié)點A的電位為高電位；由于第一節(jié)點A的電位為高電位，因此第四晶體管T4 和第二晶體管T2截止；由于CK = 0,因此第五晶體管T5柵極的電位為低電位，第二電容 C2進(jìn)行充電，第五晶體管T5導(dǎo)通并將第一直流源VI的電壓提供給第二節(jié)點B，因此第二節(jié) 點B的電位為高電位，此階段中，第一電容C1進(jìn)行放電其兩端的電位都為高電位，以更好的 維持第二晶體管T2柵極的電位為高電位；由于第二節(jié)點B的電位為高電位，因此第六晶體 管T6和第十晶體管T10截止；第八晶體管T8的柵極的電位為高電位，第八晶體管截止；第 十二晶體管T12的柵極的電位為低電位，對第五電容C5進(jìn)行充電，第十二晶體管T12導(dǎo)通 并將第一直流源VI的電壓提供給輸出信號端Output，因此輸出信號端Output輸出高電位 輸出信號，此階段中第三電容C3進(jìn)行放電其兩端的電位都為高電位，以更好的維持第八晶 體管T8柵極的電位為高電位。
[0124] 上述移位寄存器由于利用直流電源作為輸出信號端所輸出的輸出信號的輸出源， 相比時鐘信號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率 的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號 的影響，從而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
[0125] 具體地，圖3a所示結(jié)構(gòu)的移位寄存器的工作過程作與上述實例一中描述的工作 過程相比，除了少了第二電容和第五電容的作用之外，其它過程相同，在此不作贅述。
[0126] 實例二：
[0127] 以圖4b所示的移位寄存器的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖4b所示 的移位寄存器中，所有晶體管均為N型晶體管，各N型晶體管在低電位作用下截止，在高電 位作用下導(dǎo)通；第一直流源為低電位直流源，第二直流源為高電位直流源；對應(yīng)的輸入輸 出時序圖如圖2b所示。具體地，選取如圖2b所示的輸入輸出時序圖中的T1、T2和T3三個 階段。
[0128] 在Τ1階段，Input = 1，CK = 1，CB = 0。由于CK = 1，因此第一晶體管Τ1、第三 晶體管T3、第七晶體管T7和第十一晶體管T11均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 1，因此第一節(jié)點A的電位為高電位；由于第一節(jié)點A的電位為高電位，因此第四晶體管T4 和第二晶體管T2導(dǎo)通，對第二電容C2進(jìn)行充電；由于CK = 1，因此第五晶體管T5柵極的 電位為高電位，第五晶體管T5導(dǎo)通并將第一直流源的電壓提供給第二節(jié)點B ;由于第二晶 體管T2導(dǎo)通，CB = 0,因此導(dǎo)通的第二晶體管T2將低電位的第二時鐘信號CB提供給第二 節(jié)點B，因此第二節(jié)點B的電位為低電位，對第一電容C1進(jìn)行充電；由于第二節(jié)點B的電位 為低電位，因此第六晶體管T6和第十晶體管T10截止；第八晶體管T8的柵極的電位為低電 位，第八晶體管截止；第十二晶體管T12的柵極的電位為高電位，對第五電容C5進(jìn)行充電， 第十二晶體管T12導(dǎo)通并將第一直流源VI的電壓提供給輸出信號端Output，因此輸出信號 端Output輸出低電位輸出信號。
[0129] 在T2階段，Input = 0, CK = 0, CB = 1。由于CK = 0,因此第一晶體管T1、第三 晶體管T3、第七晶體管T7和第十一晶體管T11均截止；由于第一晶體管T1截止，第一節(jié)點 A的電位為高電位，因此第四晶體管T4和第二晶體管T2導(dǎo)通；由于CK = 0,因此第五晶體 管T5柵極的電位為低電位，第五晶體管T5截止，同時，在此階段中，第二電容C2進(jìn)行放電 其兩端的電位都為低電位，以更好的維持第五晶體管T5柵極的電位為低電位；由于第二晶 體管T2導(dǎo)通，CB = 1，因此導(dǎo)通的第二晶體管T2將高電位的第二時鐘信號CB提供給第二 節(jié)點B，因此第二節(jié)點B的電位為高電位；由于第二節(jié)點B的電位為高電位，根據(jù)第一電容 C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節(jié)點A的電位被進(jìn)一步拉高， 以保證在此階段中第四晶體管T4和第二晶體管T2導(dǎo)通；由于第二節(jié)點B的電位為高電位， 因此第六晶體管T6和第十晶體管T10導(dǎo)通；第十二晶體管T12的柵極的電位為低電位，第 十二晶體管T12截止，同時，在此階段中，第五電容C5進(jìn)行放電使其兩端的電位都為低電 位，以更好的維持第十二晶體管T12柵極的電位為低電位；第八晶體管T8的柵極的電位為 高電位，第八晶體管T8導(dǎo)通并將第二直流源V2的電壓提供給輸出信號端Output，因此輸 出信號端Output輸出高電位輸出信號；同時由于第三電容C3的自舉作用，為了維持第三電 容C3兩端的電壓差，第八晶體管T8的柵極的電位被進(jìn)一步拉高以保證在此階段中第八晶 體管T8導(dǎo)通。
[0130] 在了3階段，1即此=0,0(=1，08 = 0。由于0(=1，因此第一晶體管1'1、和第三 晶體管T3均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 0,因此第一節(jié)點A的電位為低電位； 由于第一節(jié)點A的電位為低電位，因此第四晶體管T4和第二晶體管T2截止；由于CK = 1， 因此第五晶體管T5柵極的電位為高電位，第二電容C2進(jìn)行充電，第五晶體管T5導(dǎo)通并將 第一直流源的電壓提供給第二節(jié)點B，因此第二節(jié)點B的電位為低電位，此階段中，第一電 容C1進(jìn)行放電其兩端的電位都為低電位，以更好的維持第二晶體管T2柵極的電位為低電 位；由于第二節(jié)點B的電位為低電位，因此第六晶體管T6和第十晶體管T10截止；第八晶 體管T8的柵極的電位為低電位，第八晶體管截止；第十二晶體管T12的柵極的電位為高電 位，對第五電容C5進(jìn)行充電，第十二晶體管T12導(dǎo)通并將第一直流源VI的電壓提供給輸出 信號端Output，因此輸出信號端Output輸出低電位輸出信號，此階段中第三電容C3進(jìn)行放 電其兩端的電位都為低電位，以更好的維持第八晶體管T8柵極的電位為低電位。
[0131] 上述移位寄存器由于利用直流電源作為輸出信號端所輸出的輸出信號的輸出源， 相比時鐘信號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率 的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號 的影響，從而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
[0132] 具體地，圖4a所示結(jié)構(gòu)的移位寄存器的工作過程作與上述實例二中描述的工作 過程相比，除了少了第二電容和第五電容的作用之外，其它過程相同，在此不作贅述。
[0133] 實例三
[0134] 以圖5a所示的移位寄存器的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖5a所示 的移位寄存器中，除了第十三晶體管為N型晶體管，其它晶體管均為P型晶體管。N型晶體 管在低電位作用下截止，在高電位作用下導(dǎo)通；各P型晶體管在高電位作用下截止，在低電 位作用下導(dǎo)通；第一直流源為高電位直流源，第二直流源為低電位直流源；對應(yīng)的輸入輸 出時序圖如圖2a所示。具體地，選取如圖2a所示的輸入輸出時序圖中的T1、T2和T3三個 階段。
[0135] 在1'1階段，1即此=0,0( = 0,08=1。由于0( = 0，因此第一晶體管1'1和第三 晶體管Τ3均導(dǎo)通；由于第一晶體管Τ1導(dǎo)通，Input = 0,因此第一節(jié)點Α的電位為低電位； 由于第一節(jié)點A的電位為低電位，因此第四晶體管T4和第二晶體管T2導(dǎo)通，對第二電容C2 進(jìn)行充電；由于CK = 0,因此第五晶體管T5柵極的電位為低電位，第五晶體管T5導(dǎo)通并將 第一直流源的電壓提供給第二節(jié)點B ;由于第二晶體管T2導(dǎo)通，CB = 1，因此導(dǎo)通的第二晶 體管T2將高電位的第二時鐘信號CB提供給第二節(jié)點B，因此第二節(jié)點B的電位為高電位， 對第一電容C1進(jìn)行充電；由于第二節(jié)點B的電位為高電位，因此第九晶體管T9截止，第六 電容C6與第二節(jié)點B連接的一端的電位為高電位，在該瞬間第六電容C6的另一端的電位 為低電位，第十三晶體管T13導(dǎo)通并將第一直流源VI的電壓提供給輸出信號端Output，因 此輸出信號端Output輸出高電位輸出信號；并且，在此階段中，由于第十三晶體管T13導(dǎo) 通，因此第六電容C6的另一端的電位逐漸升高，由于電容具有可以維持其兩端電壓差的作 用，因此第六電容C6與第二節(jié)點B連接的一端的電位隨著另一端的電位的逐漸升高而被逐 漸拉高，從而使第十三晶體管T13的柵極電壓進(jìn)一步拉高，進(jìn)而保證該階段中第十三晶體 管T13的導(dǎo)通的穩(wěn)定性。
[0136] 在了2階段，1即此=1，0(=1，08 = 0。由于0(=1，因此第一晶體管1'1和第三 晶體管T3均截止；由于第一晶體管T1截止，第一節(jié)點A的電位為低電位，因此第四晶體管 T4和第二晶體管T2導(dǎo)通；由于CK = 1，因此第五晶體管T5柵極的電位為高電位，第五晶體 管T5截止，同時，在此階段中，第二電容C2進(jìn)行放電其兩端的電位都為高電位，以更好的維 持第五晶體管T5柵極的電位為高電位；由于第二晶體管T2導(dǎo)通，CB = 0,因此導(dǎo)通的第二 晶體管T2將低電位的第二時鐘信號CB提供給第二節(jié)點B，因此第二節(jié)點B的電位為低電 位；由于第二節(jié)點B的電位為低電位，根據(jù)第一電容C1的自舉作用，為了維持第一電容C1 兩端的電壓差，以保證在此階段中第四晶體管T4和第二晶體管T2導(dǎo)通；由于第二節(jié)點B的 電位為低電位，因此第十三晶體管T13截止，第四電容C4與第二節(jié)點B連接的一端的電位 為低電位，在該瞬間第四電容C4的另一端的電位仍為T1階段時輸出信號端Output的電位 即高電位，第九晶體管T9導(dǎo)通并將第二直流源V2的電壓提供給輸出信號端Output，因此輸 出信號端Output輸出低電位輸出信號；并且，在此階段中，由于第九晶體管T9導(dǎo)通，因此第 四電容C4另一端的電位逐漸降低，由于電容具有可以維持其兩端電壓差的作用，因此第四 電容C4與第二節(jié)點B連接的一端的電位隨著另一端的電位的逐漸降低而被逐漸拉低，從而 使第九晶體管T9的柵極電壓進(jìn)一步拉低，進(jìn)而保證該階段中第九晶體管T9導(dǎo)通的穩(wěn)定性。
[0137] 在了3階段，1即此=1，0( = 0,08=1。由于0( = 0，因此第一晶體管1'1和第三 晶體管T3均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 1，因此第一節(jié)點A的電位為高電位； 由于第一節(jié)點A的電位為高電位，因此第四晶體管T4和第二晶體管T2截止；由于CK = 0， 因此第五晶體管T5柵極的電位為低電位，第二電容C2進(jìn)行充電，第五晶體管T5導(dǎo)通并將 第一直流源VI的電壓提供給第二節(jié)點B，因此第二節(jié)點B的電位為高電位，此階段中，第一 電容C1進(jìn)行放電其兩端的電位都為高電位，以更好的維持第二晶體管T2柵極的電位為高 電位；由于第二節(jié)點B的電位為高電位，因此第九晶體管T9截止，第六電容C6與第二節(jié)點 B連接的一端的電位為高電位，在該瞬間第六電容C6的另一端的電位仍為T2階段時輸出信 號端Output的電位即低電位，第十三晶體管T13導(dǎo)通并將第一直流源VI的電壓提供給輸 出信號端Output，因此輸出信號端Output輸出高電位輸出信號；并且，在此階段中，由于第 十三晶體管T13導(dǎo)通，因此第六電容C6的另一端的電位逐漸升高，由于電容具有可以維持 其兩端電壓差的作用，因此第六電容C6與第二節(jié)點B連接的一端的電位隨著另一端的電位 的逐漸升高而被逐漸拉高，從而使第十三晶體管T13的柵極電壓進(jìn)一步拉高，進(jìn)而保證該 階段中第十三晶體管T13的導(dǎo)通的穩(wěn)定性。
[0138] 上述移位寄存器由于利用直流電源作為輸出信號端所輸出的輸出信號的輸出源， 相比時鐘信號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率 的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號 的影響，從而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
[0139] 實例四
[0140] 以圖5b所示的移位寄存器的結(jié)構(gòu)為例對其工作過程作以描述，其中在圖5b所示 的移位寄存器中，除了第十三晶體管為P型晶體管，其它晶體管均為N型晶體管。N型晶體 管在低電位作用下截止，在高電位作用下導(dǎo)通；各P型晶體管在高電位作用下截止，在低電 位作用下導(dǎo)通；第一直流源為低電位直流源，第二直流源為高電位直流源；對應(yīng)的輸入輸 出時序圖如圖2b所示。具體地，選取如圖2b所示的輸入輸出時序圖中的T1、T2和T3三個 階段。
[0141] 在Τ1階段，Input = 1，CK = 1，CB = 0。由于CK = 1，因此第一晶體管Τ1、和第三 晶體管T3均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 1，因此第一節(jié)點A的電位為高電位； 由于第一節(jié)點A的電位為高電位，因此第四晶體管T4和第二晶體管T2導(dǎo)通，對第二電容C2 進(jìn)行充電；由于CK = 1，因此第五晶體管T5柵極的電位為高電位，第五晶體管T5導(dǎo)通并將 第一直流源的電壓提供給第二節(jié)點B ;由于第二晶體管T2導(dǎo)通，CB = 0,因此導(dǎo)通的第二晶 體管T2將低電位的第二時鐘信號CB提供給第二節(jié)點B，因此第二節(jié)點B的電位為低電位， 對第一電容C1進(jìn)行充電；由于第二節(jié)點B的電位為低電位，因此第九晶體管T9截止，第六 電容C6與第二節(jié)點B連接的一端的電位為低電位，在該瞬間第六電容C6的另一端的電位 為高電位，第十三晶體管T13導(dǎo)通并將第一直流源VI的電壓提供給輸出信號端Output，因 此輸出信號端Output輸出低電位輸出信號；并且，在此階段中，由于第十三晶體管T13導(dǎo) 通，因此第六電容C6的另一端的電位逐漸降低，由于電容具有可以維持其兩端電壓差的作 用，因此第六電容C6與第二節(jié)點B連接的一端的電位隨著另一端的電位的逐漸降低而被逐 漸拉低，從而使第十三晶體管T13的柵極電壓進(jìn)一步拉低，進(jìn)而保證該階段中第十三晶體 管T13的導(dǎo)通的穩(wěn)定性。
[0142] 在T2階段，Input = 0, CK = 0, CB = 1。由于CK = 0,因此第一晶體管T1、和第 三晶體管T3均截止；由于第一晶體管T1截止，第一節(jié)點A的電位為高電位，因此第四晶體 管T4和第二晶體管T2導(dǎo)通；由于CK = 0,因此第五晶體管T5柵極的電位為低電位，第五 晶體管T5截止，同時，在此階段中，第二電容C2進(jìn)行放電其兩端的電位都為低電位，以更好 的維持第五晶體管T5柵極的電位為低電位；由于第二晶體管T2導(dǎo)通，CB = 1，因此導(dǎo)通的 第二晶體管T2將高電位的第二時鐘信號CB提供給第二節(jié)點B，因此第二節(jié)點B的電位為 高電位；由于第二節(jié)點B的電位為高電位，根據(jù)第一電容C1的自舉作用，為了維持第一電容 C1兩端的電壓差，因此第一節(jié)點A的電位被進(jìn)一步拉高，以保證在此階段中第四晶體管T4 和第二晶體管T2導(dǎo)通；由于第一節(jié)點A的電位為高電位，因此第四晶體管T4和第二晶體管 T2導(dǎo)通；由于CK = 0,因此第五晶體管T5柵極的電位為低電位，第五晶體管T5截止；由于 第二晶體管T2導(dǎo)通，CB = 1，因此導(dǎo)通的第二晶體管T2將高電位的第二時鐘信號CB提供 給第二節(jié)點B，因此第二節(jié)點B的電位為高電位；由于第二節(jié)點B的電位為高電位，因此第 十三晶體管T13截止，第四電容C4與第二節(jié)點B連接的一端的電位為高電位，在該瞬間第 四電容C4的另一端的電位仍為T1階段時輸出信號端Output的電位即低電位，第九晶體管 T9導(dǎo)通并將第二直流源V2的電壓提供給輸出信號端Output，因此輸出信號端Output輸出 高電位輸出信號；并且，在此階段中，由于第九晶體管T9導(dǎo)通，因此第四電容C4另一端的 電位逐漸升高，由于電容具有可以維持其兩端電壓差的作用，因此第四電容C4與第二節(jié)點 B連接的一端的電位隨著另一端的電位的逐漸升高而被逐漸拉高，從而使第九晶體管T9的 柵極電壓進(jìn)一步拉高，進(jìn)而保證該階段中第九晶體管T9導(dǎo)通的穩(wěn)定性。
[0143] 在了3階段，1即此=0,0(=1，08 = 0。由于0(=1，因此第一晶體管1'1、和第三 晶體管T3均導(dǎo)通；由于第一晶體管T1導(dǎo)通，Input = 0,因此第一節(jié)點A的電位為低電位； 由于第一節(jié)點A的電位為低電位，因此第四晶體管T4和第二晶體管T2截止；由于CK = 1， 因此第五晶體管T5柵極的電位為高電位，第二電容C2進(jìn)行充電，第五晶體管T5導(dǎo)通并將 第一直流源的電壓提供給第二節(jié)點B，因此第二節(jié)點B的電位為低電位，此階段中，第一電 容C1進(jìn)行放電其兩端的電位都為低電位，以更好的維持第二晶體管T2柵極的電位為低電 位；由于第二節(jié)點B的電位為低電位，因此第九晶體管T9截止，第六電容C6與第二節(jié)點B 連接的一端的電位為低電位，在該瞬間第六電容C6的另一端的電位仍為T2階段時輸出信 號端Output的電位即高電位，第十三晶體管T13導(dǎo)通并將第一直流源VI的電壓提供給輸 出信號端Output，因此輸出信號端Output輸出低電位輸出信號；并且，在此階段中，由于第 十三晶體管T13導(dǎo)通，因此第六電容C6的另一端的電位逐漸降低，由于電容具有可以維持 其兩端電壓差的作用，因此第六電容C6與第二節(jié)點B連接的一端的電位隨著另一端的電位 的逐漸降低而被逐漸拉低，從而使第十三晶體管T13的柵極電壓進(jìn)一步拉低，進(jìn)而保證該 階段中第十三晶體管T13的導(dǎo)通的穩(wěn)定性。
[0144] 上述移位寄存器由于利用直流電源作為輸出信號端所輸出的輸出信號的輸出源， 相比時鐘信號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率 的周期性變換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號 的影響，從而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
[0145] 基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種柵極驅(qū)動電路，如圖6所示，包 括串聯(lián)的多個移位寄存器 ：SR(l)、SR(2)…SR(n)···SR(N-l)、SR(N)(共N個移位寄存器， 1 < η < N)，第一級移位寄存器SR (1)的輸入信號端Input連接起始信號端STV，除第一級移 位寄存器SR(1)之外，其余各級移位寄存器SR (η)的輸入信號端Input連接上一級移位寄 存器SR(n-l)的輸出信號端0utput_n-l。柵極驅(qū)動電路順序地輸出各級移位寄存器SR(n) 的輸出信號端〇utput_n輸出的輸出信號。
[0146] 進(jìn)一步地，在本發(fā)明實施例提供的上述柵極驅(qū)動電路中，第一時鐘信號CK、第二時 鐘信號CB、低電位直流源VL和高電位直流源VH均輸入各級移位寄存器中。
[0147] 具體地，上述柵極驅(qū)動電路中的每個移位寄存器的具體結(jié)構(gòu)與本發(fā)明上述移位寄 存器在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。
[0148] 基于同一發(fā)明構(gòu)思，本發(fā)明實施例還提供了一種顯示裝置，包括上述的柵極驅(qū)動 電路，通過該柵極驅(qū)動電路為顯示裝置中陣列基板上的各柵線提供掃描信號，其具體實施 可參見上述柵極驅(qū)動電路的描述，相同之處不再贅述。
[0149] 本發(fā)明實施例提供的一種移位寄存器、柵極驅(qū)動電路及顯示裝置，本發(fā)明實施例 提供的上述移位寄存器，包括：輸入模塊，復(fù)位模塊，驅(qū)動模塊，第一輸出模塊和第二輸出模 塊。該移位寄存器利用直流電源作為輸出信號端所輸出的輸出信號的輸出源，相比時鐘信 號作為輸出信號的輸出源，直流電源不僅可以避免由于時鐘信號自有的高頻率的周期性變 換特性所導(dǎo)致的輸出信號不穩(wěn)定的問題，并且還可以降低線路負(fù)載對輸出信號的影響，從 而提高移位寄存器所輸出的輸出信號的穩(wěn)定性和可靠性。
[0150] 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種移位寄存器，其特征在于，包括：輸入模塊，復(fù)位模塊，驅(qū)動模塊，第一輸出模塊 和第二輸出模塊；其中， 所述輸入模塊，用于在第一時鐘信號的控制下，將輸入信號端的輸入信號提供給第一 節(jié)點； 所述驅(qū)動模塊，用于在所述第一節(jié)點的電壓的控制下，將第二時鐘信號提供給第二節(jié) 點；以及在所述輸入信號端與所述第一節(jié)點之間無信號傳送時，拉低或拉高所述第一節(jié)點 的電壓； 所述復(fù)位模塊，用于在所述第一節(jié)點的電壓和所述第一時鐘信號的控制下，將第一直 流源的電壓提供給所述第二節(jié)點；以及在所述第一節(jié)點的電壓的控制下，使所述第一直流 源中止向所述第二節(jié)點提供電壓； 所述第一輸出模塊，用于在所述第二節(jié)點的電壓的控制下，將所述第一直流源的電壓 提供給輸出信號端； 所述第二輸出模塊，用于在所述第二節(jié)點的電壓的控制下，將第二直流源的電壓提供 給所述輸出信號端； 所述第一節(jié)點位于連接所述輸入模塊、所述驅(qū)動模塊、以及所述復(fù)位模塊的導(dǎo)線上；所 述第二節(jié)點位于連接所述驅(qū)動模塊、所述復(fù)位模塊、所述第一輸出模塊、以及所述第二輸出 模塊的導(dǎo)線上； 所述第一時鐘信號和所述第二時鐘信號相位相反。
2. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述輸入模塊具體包括：第一晶體 管；其中， 所述第一晶體管，其柵極與所述第一時鐘信號相連，其源極與所述輸入信號端相連，其 漏極與所述第一節(jié)點相連。
3. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述驅(qū)動模塊具體包括：第二晶體管 和第一電容；其中， 所述第二晶體管，其柵極與所述第一節(jié)點相連，其源極與所述第二時鐘信號相連；其漏 極與所述第二節(jié)點相連； 所述第一電容連接于所述第二晶體管的柵極與所述第二晶體管的漏極之間。
4. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述復(fù)位模塊具體包括：第三晶體 管，第四晶體管和第五晶體管；其中， 所述第三晶體管，其柵極與所述第一時鐘信號相連，其源極與所述第二直流源相連，其 漏極分別與所述第四晶體管的漏極和所述第五晶體管的柵極相連； 所述第四晶體管，其柵極與所述第一節(jié)點相連，其源極與所述第一時鐘信號相連； 所述第五晶體管，其源極與所述第一直流源相連，其漏極與所述第二節(jié)點相連。
5. 如權(quán)利要求4所述的移位寄存器，其特征在于，所述復(fù)位模塊還包括：第二電容；其 中， 所述第二電容連接于所述第五晶體管的柵極與所述第五晶體管的源極之間。
6. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第二輸出模塊具體包括：第六晶 體管、第七晶體管、第八晶體管和第三電容；其中， 所述第六晶體管，其柵極與所述第二節(jié)點相連，其源極與所述第二直流源相連，其漏極 與所述第七晶體管的漏極和所述第八晶體管的柵極相連； 所述第七晶體管，其柵極與所述第一時鐘信號相連，其源極與所述第一直流源相連； 所述第八晶體管，其源極與所述第二直流源相連，其漏極與所述輸出信號端相連； 所述第三電容連接于所述第八晶體管的柵極與所述第八晶體管的漏極之間。
7. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第二輸出模塊具體包括：第九晶 體管和第四電容；其中， 所述第九晶體管，其柵極與所述第二節(jié)點相連，其源極與所述低電位直流源相連，其漏 極與所述輸出信號端相連； 所述第四電容連接于所述第九晶體管的柵極與所述第九晶體管的漏極之間。
8. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一輸出模塊具體包括：第十晶 體管、第十一晶體管和第十二晶體管；其中， 所述第十晶體管，其柵極與所述第二節(jié)點相連，其源極與所述第一直流源相連，其漏極 分別與所述第十一晶體管的漏極和所述第十二晶體管的柵極相連； 所述第十一晶體管，其柵極與所述第一時鐘信號相連，其源極與所述第二直流源相 連； 所述第十二晶體管，其源極與所述第一直流源相連，其漏極與所述輸出信號端相連。
9. 如權(quán)利要求8所述的移位寄存器，其特征在于，所述第一輸出模塊還包括：第五電 容；其中， 所述第五電容連接于所述第十二晶體管的柵極與所述第十二晶體管的源極之間。
10. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一輸出模塊具體包括：第 十三晶體管和第六電容，其中， 所述第十三晶體管，其柵極與所述第二節(jié)點相連接，其源極與所述高電位直流源相連， 其漏極與所述輸出信號端相連； 所述第六電容連接于所述第十三晶體管的柵極與所述第十三晶體管的漏極之間。
11. 如權(quán)利要求2-9任一項所述的移位寄存器，其特征在于： 所有的晶體管均為P型晶體管，且所述第一直流源為高電位直流源，所述第二直流源 為低電位直流源；或 所有的晶體管均為N型晶體管，且所述第一直流源為低電位直流源，所述第二直流源 為高電位直流源。
12. 如權(quán)利要求10所述的移位寄存器，其特征在于： 所述第十三晶體管為N型晶體管，且所述第一直流源為高電位直流源，所述第二直流 源為低電位直流源；或 所述第十三晶體管為P型晶體管，且所述第一直流源為低電位直流源，所述第二直流 源為高電位直流源。
13. -種柵極驅(qū)動電路，其特征在于，包括串聯(lián)的多個如權(quán)利要求1-12任一項所述的 移位寄存器；其中， 第一級移位寄存器的輸入信號端連接起始信號端，除第一級移位寄存器之外，其余各 級移位寄存器的輸入信號端連接上一級移位寄存器的輸出信號端。
14. 一種顯示裝置，其特征在于，包括如權(quán)利要求13所述的柵極驅(qū)動電路。
【文檔編號】G09G3/36GK104157252SQ201410367798
【公開日】2014年11月19日 申請日期:2014年7月29日 優(yōu)先權(quán)日:2014年7月29日
【發(fā)明者】張毅, 玄明花, 金泰逵 申請人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司