本發(fā)明涉及數(shù)模轉(zhuǎn)換器以及使用該數(shù)模轉(zhuǎn)換器的源極驅(qū)動(dòng)器。

背景技術(shù)：

如今，諸如移動(dòng)電話、計(jì)算機(jī)和顯示裝置的大多數(shù)電子裝置利用基于硅的互補(bǔ)金屬氧化物半導(dǎo)體(cmos)電路來(lái)實(shí)現(xiàn)。cmos電路包括當(dāng)閾值電壓或更小的電壓被施加到其柵電極時(shí)導(dǎo)通的p型mos(pmos)器件以及當(dāng)閾值電壓或更大的電壓被施加到其時(shí)導(dǎo)通的n型mos(nmos)器件，并且配置pmos器件和nmos器件彼此互補(bǔ)地工作的電路。

技術(shù)實(shí)現(xiàn)要素：

通常，用于驅(qū)動(dòng)顯示器的柵極驅(qū)動(dòng)器、定時(shí)控制器和源極驅(qū)動(dòng)器被實(shí)現(xiàn)為基于硅的互補(bǔ)金屬氧化物半導(dǎo)體(cmos)電路。cmos電路被配置為彼此互補(bǔ)地工作的n型mos(nmos)器件和p型mos(pmos)器件，并且應(yīng)該至少具有器件不會(huì)被為了執(zhí)行期望的功能而提供的驅(qū)動(dòng)電壓與地電壓之間的電壓差破壞的耐受電壓。與具有小耐受電壓的器件相比，具有大耐受電壓的器件通過(guò)具有大溝道長(zhǎng)度和寬度而在基板中具有大面積。作為示例，數(shù)字邏輯電路在1.2v或更小的電壓下工作，并且具有幾十納米(nm)的溝道長(zhǎng)度。另一方面，在3v的電壓范圍內(nèi)工作的器件的溝道長(zhǎng)度為約0.35μm，在8v的電壓范圍內(nèi)工作的器件的溝道長(zhǎng)度接近約1.2μm。

在源極驅(qū)動(dòng)器芯片內(nèi)作為伽馬電壓生成的灰度(gradation)電壓具有幾伏特或更大的信號(hào)幅度，并且具有與輸入數(shù)字信號(hào)對(duì)應(yīng)的小電平的精細(xì)灰度值。通常，在通常使用的8位源極驅(qū)動(dòng)器中，存在總共256個(gè)灰度值，作為示例，當(dāng)灰度電壓的上限和下限分別為10v和2v時(shí)，相鄰灰度值之間的平均差為約32mv。基本上相鄰的灰度值之間的間隔由于其伽馬曲線而不是線性的。

各個(gè)源極驅(qū)動(dòng)器通道的輸入單元中所使用的數(shù)模轉(zhuǎn)換器(dac)被設(shè)計(jì)為適合于最大工作電壓。例如，在這種情況下，dac利用能夠耐受10v的器件來(lái)實(shí)現(xiàn)，如上所述，由于以高電壓工作的器件的尺寸較大，存在源極驅(qū)動(dòng)器芯片的面積增大的問(wèn)題。

根據(jù)本發(fā)明的一個(gè)方面，提供了一種dac，該dac包括：電阻器串，其被配置為提供通過(guò)在一端接收頂電壓并且在另一端接收底電壓而形成的多個(gè)灰度電壓；多個(gè)通道晶體管，其包括一端電連接至電阻器串并且輸出所述多個(gè)灰度電壓當(dāng)中的任一個(gè)的通道晶體管；以及解碼器，其被配置為控制所述多個(gè)通道晶體管，其中，所述多個(gè)通道晶體管根據(jù)灰度電壓的值被包括在多個(gè)組當(dāng)中的任一個(gè)組中，包括在任一個(gè)組中的通道晶體管根據(jù)輸出灰度電壓被分成第一組和第二組，包括在第一組中的通道晶體管和包括在第二組中的通道晶體管是不同類型的通道晶體管。

根據(jù)本發(fā)明的另一方面，提供了一種dac，該dac包括：電阻器串，其被配置為提供通過(guò)在一端接收頂電壓并且在另一端接收底電壓而形成的多個(gè)灰度電壓；多個(gè)通道晶體管，其包括一端電連接至電阻器串并且輸出所述多個(gè)灰度電壓當(dāng)中的任一個(gè)的通道晶體管；以及解碼器，其被配置為控制所述多個(gè)通道晶體管，其中，所述多個(gè)通道晶體管根據(jù)灰度電壓的值被包括在多個(gè)組中的任一個(gè)組中，并且包括在同一組中的通道晶體管具有相同的類型。

根據(jù)本發(fā)明的另一方面，提供了一種提供與輸入數(shù)字信息對(duì)應(yīng)的模擬信號(hào)的dac，該dac包括：電阻器串，其被配置為提供通過(guò)在一端接收頂電壓并且在另一端接收底電壓而形成的多個(gè)灰度電壓；多個(gè)通道晶體管，其被配置為輸出所述多個(gè)灰度電壓當(dāng)中的任一個(gè)，并且根據(jù)輸出灰度電壓被布置在多個(gè)組中；以及解碼器，其被配置為控制所述多個(gè)通道晶體管，其中，所述解碼器形成在針對(duì)各個(gè)組不同的上限電壓和下限電壓之間擺動(dòng)并且控制所述多個(gè)通道晶體管的多個(gè)控制信號(hào)。

根據(jù)本發(fā)明的另一方面，提供了一種源極驅(qū)動(dòng)器，該源極驅(qū)動(dòng)器包括：dac，其包括接收數(shù)字信號(hào)的解碼器、提供多個(gè)灰度電壓的電阻器串以及輸出與數(shù)字信號(hào)對(duì)應(yīng)的灰度電壓的多個(gè)通道晶體管；以及緩沖放大器，其被配置為通過(guò)將從dac輸出的灰度電壓放大來(lái)提供放大的灰度電壓，其中，所述多個(gè)通道晶體管根據(jù)輸出灰度電壓被包括在多個(gè)組中的任一個(gè)組中，并且包括在組中的通道晶體管的數(shù)量沒(méi)有被表示為2的冪。

根據(jù)本發(fā)明的另一方面，提供了一種源極驅(qū)動(dòng)器，該源極驅(qū)動(dòng)器包括：dac，其包括接收數(shù)字信號(hào)的解碼器、提供多個(gè)灰度電壓的電阻器串以及輸出與數(shù)字信號(hào)對(duì)應(yīng)的灰度電壓的多個(gè)通道晶體管；以及緩沖放大器，其被配置為通過(guò)將從dac輸出的灰度電壓放大來(lái)提供放大的灰度電壓，其中，所述多個(gè)通道晶體管根據(jù)輸出灰度電壓被包括在多個(gè)組當(dāng)中的任一個(gè)組中，并且包括在各個(gè)組中的通道晶體管的數(shù)量被表示為2的冪。

附圖說(shuō)明

通過(guò)參照附圖詳細(xì)描述其示例性實(shí)施方式，對(duì)于本領(lǐng)域普通技術(shù)人員而言，本發(fā)明的以上和其它目的、特征和優(yōu)點(diǎn)將變得更顯而易見(jiàn)，附圖中：

圖1是示出顯示系統(tǒng)的配置的示意圖；

圖2是示出根據(jù)本發(fā)明的實(shí)施方式的源極驅(qū)動(dòng)器的示意性框圖；

圖3是示出形成有根據(jù)本發(fā)明的實(shí)施方式的源極驅(qū)動(dòng)器的硅基板的橫截面圖的示意圖；

圖4是用于描述根據(jù)本發(fā)明的一個(gè)實(shí)施方式的數(shù)模轉(zhuǎn)換器(dac)的示意圖；

圖5是示出根據(jù)本發(fā)明的另一實(shí)施方式的dac的示例性電路圖；

圖6是示出根據(jù)本發(fā)明的實(shí)施方式的提供解碼器的柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)器電路的示意性框圖；

圖7是示出形成具有任一位的柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)器電路的示意性電路圖；

圖8是示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式的接收數(shù)字輸入信號(hào)并且輸出不同灰度電壓的dac的示意圖；

圖9是示出根據(jù)本發(fā)明的另一實(shí)施方式的接收8位數(shù)字輸入信號(hào)并且在256個(gè)不同灰度電壓當(dāng)中輸出與數(shù)字輸入信號(hào)對(duì)應(yīng)的灰度電壓的dac的示意圖；以及

圖10是示出包括預(yù)充電電路的源極驅(qū)動(dòng)器的示意圖。

具體實(shí)施方式

由于與本發(fā)明有關(guān)的描述僅是為了在結(jié)構(gòu)上或功能上說(shuō)明實(shí)施方式，應(yīng)該理解，本發(fā)明的范圍不由說(shuō)明書中所描述的實(shí)施方式限制。即，由于本發(fā)明的實(shí)施方式能夠不同地改變并且可具有各種形式，所以應(yīng)該理解，本發(fā)明的范圍包括能夠?qū)崿F(xiàn)本發(fā)明的技術(shù)精神的等同物。

此外，說(shuō)明書中所描述的術(shù)語(yǔ)的含義應(yīng)該如下理解。

盡管本文中可使用術(shù)語(yǔ)第一、第二等以便將一個(gè)元件與另一元件相區(qū)分，本發(fā)明的范圍不應(yīng)被解釋為由這些術(shù)語(yǔ)限制。例如，第一元件可被稱為第二元件，相似地，第二元件可被稱為第一元件。

冠詞“一個(gè)”、“一種”和“該”是單數(shù)的，因?yàn)樗鼈兙哂袉蝹€(gè)指示物，然而在本文獻(xiàn)中使用單數(shù)形式不排除超過(guò)一個(gè)指示物的存在。還應(yīng)該理解，術(shù)語(yǔ)“包括”和/或“包含”當(dāng)用在本文中時(shí)指明所述的特征、項(xiàng)、步驟、操作、元件、組件和/或其組的存在，但是不排除一個(gè)或更多個(gè)其它特征、項(xiàng)、步驟、操作、元件、組件和/或其組的存在或添加。

本文中用于描述本發(fā)明的實(shí)施方式的術(shù)語(yǔ)“和/或”可用于表示對(duì)應(yīng)列表中的每一個(gè)元件和所有元件。作為示例，應(yīng)該理解，術(shù)語(yǔ)“a和/或b”表示a和b中的每一個(gè)以及a和b全部。

為了描述本發(fā)明的實(shí)施方式，在附圖中可能為了說(shuō)明方便而故意夸大其尺寸、高度、厚度等，這些更改可不根據(jù)比例進(jìn)行。另外，附圖中所示的一個(gè)元件可通過(guò)被故意縮小來(lái)表示，另一元件可通過(guò)被故意放大來(lái)表示。

除非另外限定，否則本文中所使用的所有術(shù)語(yǔ)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同的含義。還應(yīng)該理解，諸如常用字典中所定義的那些術(shù)語(yǔ)應(yīng)該被解釋為具有與其在相關(guān)技術(shù)的上下文以及本說(shuō)明書中的含義一致的含義，而不應(yīng)從理想化或過(guò)于形式的意義上解釋，除非本文中明確地如此定義。

在描述本發(fā)明的實(shí)施方式時(shí)，當(dāng)確定需要區(qū)分執(zhí)行相同或相似功能的多個(gè)元件時(shí)，添加諸如a、b和c或者1、2和3的符號(hào)，但是當(dāng)沒(méi)有必要區(qū)分所述多個(gè)元件或者期望描述所有元件時(shí)，可通過(guò)去除標(biāo)號(hào)來(lái)描述所述元件。

以下，將參照附圖描述本發(fā)明的實(shí)施方式。圖1是示出顯示系統(tǒng)的配置的示意圖。參照?qǐng)D1，根據(jù)本發(fā)明的實(shí)施方式的顯示系統(tǒng)可包括顯示面板、柵極驅(qū)動(dòng)器以及源極驅(qū)動(dòng)器10a、10b、…和10n，并且還可包括定時(shí)控制器，該定時(shí)控制器改變從外部施加的畫面源的特性或者根據(jù)顯示系統(tǒng)的分辨率和特性來(lái)控制驅(qū)動(dòng)時(shí)間。定時(shí)控制器和源極驅(qū)動(dòng)器10a、10b、…和10n可根據(jù)顯示面板的特性被實(shí)現(xiàn)為單獨(dú)的芯片，或者被實(shí)現(xiàn)為一個(gè)芯片(如圖中所示)。

圖2是示出根據(jù)本發(fā)明的實(shí)施方式的源極驅(qū)動(dòng)器10的示意性框圖。參照?qǐng)D2，源極驅(qū)動(dòng)器10可包括移位電阻器、數(shù)據(jù)鎖存器、采樣/保持(s/h)電阻器、柵極驅(qū)動(dòng)器電路100、數(shù)模轉(zhuǎn)換器(dac)200和放大器300。作為示例，放大器300可以是具有單位增益的緩沖器。

移位電阻器可將輸入起始脈沖sp依次移位并輸出。數(shù)據(jù)鎖存器可鎖存并提供圖像數(shù)據(jù)，s/h電阻器可根據(jù)起始脈沖sp對(duì)鎖存的圖像數(shù)據(jù)進(jìn)行采樣并且保持所采樣的數(shù)據(jù)以將所采樣的數(shù)據(jù)提供給柵極驅(qū)動(dòng)器電路100。

柵極驅(qū)動(dòng)器電路100可接收數(shù)字位并且提供在彼此不同的上限電壓與下限電壓之間擺動(dòng)的輸出信號(hào)。作為示例，dac200可接收伽馬電壓并且將從柵極驅(qū)動(dòng)器電路100提供的輸出信號(hào)轉(zhuǎn)換為模擬信號(hào)以將該模擬信號(hào)提供給放大器300，放大器300可放大模擬信號(hào)并且將所放大的模擬信號(hào)提供給顯示面板，從而顯示與輸入數(shù)據(jù)對(duì)應(yīng)的圖像。作為另一示例，dac200可接收將上裕度電壓與伽馬電壓的上限值相加的電壓作為上限電壓，并且接收從伽馬電壓的下限值減去下裕度電壓的電壓作為下限電壓。

圖3是示出形成有根據(jù)本發(fā)明的實(shí)施方式的源極驅(qū)動(dòng)器的硅基板的橫截面圖的示意圖。源極驅(qū)動(dòng)器10可形成在半導(dǎo)體基板sub中。根據(jù)圖3所示的示例，半導(dǎo)體基板sub可由p型摻雜劑摻雜。半導(dǎo)體基板可根據(jù)位于對(duì)應(yīng)區(qū)域中的電路被驅(qū)動(dòng)的電壓范圍和/或其輸入信號(hào)和輸出信號(hào)的電壓范圍被分成諸如低電壓區(qū)域、高電壓區(qū)域和中等電壓區(qū)域的多個(gè)區(qū)域。作為示例，以相對(duì)低的電壓工作的電路(例如，數(shù)字電路等)可形成在低電壓區(qū)域。向電路供電的電源單元(參照?qǐng)D1中的電源)以及用于柵極驅(qū)動(dòng)器電路的電平移位器可形成在高電壓區(qū)域中，在介于低電壓區(qū)域和高電壓區(qū)域之間的中等電壓區(qū)域中工作的電路可被布置在中等電壓區(qū)域中。作為示例，接收?qǐng)D像數(shù)據(jù)(是從布置在低電壓區(qū)域中的數(shù)字電路提供的數(shù)字信號(hào))并且使信號(hào)的電平移位為能夠驅(qū)動(dòng)dac的足夠電壓的柵極驅(qū)動(dòng)器電路(參照?qǐng)D2中的100)、由柵極驅(qū)動(dòng)器電路驅(qū)動(dòng)并且形成與圖像數(shù)據(jù)對(duì)應(yīng)的灰度電壓的dac(參照?qǐng)D2中的200)以及放大器300可被布置在中等電壓區(qū)域中。

低電壓區(qū)域和中等電壓區(qū)域可被形成為具有三阱結(jié)構(gòu)。三阱結(jié)構(gòu)可包括形成在p型基板中的深n阱(dnw)、dnw中布置p型金屬氧化物半導(dǎo)體(pmos)晶體管的n阱(nw)以及布置n型mos(nmos)晶體管的p阱(pw)。根據(jù)三阱的實(shí)施方式(未示出)，三阱結(jié)構(gòu)可具有pw形成在dnw中并且布置有pmos晶體管的nw形成在pw中的結(jié)構(gòu)。

比提供給高電壓區(qū)域和中等電壓區(qū)域的驅(qū)動(dòng)電壓小的驅(qū)動(dòng)電壓可被供應(yīng)給布置在低電壓區(qū)域中的電路。根據(jù)圖3所示的實(shí)施方式，由一對(duì)低驅(qū)動(dòng)電壓vlva,h和vlva,l驅(qū)動(dòng)的電路可被布置在低電壓區(qū)域中。布置有由一對(duì)低驅(qū)動(dòng)電壓vlva,h和vlva,l驅(qū)動(dòng)的電路的區(qū)域中的nw和pw可分別通過(guò)一對(duì)低驅(qū)動(dòng)電壓vlva,h和vlva,l來(lái)偏置。作為示例，一對(duì)低驅(qū)動(dòng)電壓vlva,h和vlva,l可分別為1.2v和0v。作為另一示例，一對(duì)低驅(qū)動(dòng)電壓vlva,h和vlva,l可分別為1.8v和0v。根據(jù)另一實(shí)施方式(未示出)，布置有由多對(duì)低驅(qū)動(dòng)電壓驅(qū)動(dòng)的電路的多個(gè)區(qū)域可位于低電壓區(qū)域中。

高電壓n阱(hnw)和高電壓p阱(hpw)可被布置在高電壓區(qū)域中。與布置在低電壓區(qū)域中的器件相比通過(guò)具有較大溝道長(zhǎng)度和寬度而被形成為具有大面積的pmos器件和nmos器件可被布置在hnw和hpw中，以免在高電壓下被破壞。可在包括在高電壓區(qū)域中的hnw和hpw中分別提供高電壓驅(qū)動(dòng)電壓vhv,h和vhv,l。作為示例，高電壓驅(qū)動(dòng)電壓vhv,h和vhv,l可分別為10v和-10v。

中等電壓區(qū)域可具有三阱結(jié)構(gòu)，pmos器件和nmos器件可分別被布置在包括在三阱結(jié)構(gòu)中的nw和pw中。根據(jù)圖3的實(shí)施方式，中等電壓區(qū)域可包括布置有被提供第一中等電壓vmva,h和vmva,l的nw和pw的區(qū)域以及布置有被提供第二中等電壓vmvb,h和vmvb,l的nw和pw的區(qū)域。

圖4是用于描述根據(jù)本發(fā)明的實(shí)施方式的dac200的示意圖。盡管圖4和圖5示出dac200接收8位數(shù)字輸入d[0:7]并且在256個(gè)灰度電壓v0、v1、...和v255當(dāng)中輸出與該數(shù)字輸入對(duì)應(yīng)的任一個(gè)灰度信號(hào)的配置，這僅是用于提供清楚說(shuō)明的示例，并非旨在限制本發(fā)明的技術(shù)范圍。

參照?qǐng)D4，根據(jù)本發(fā)明的實(shí)施方式的dac200可包括：電阻器串210，其接收通過(guò)一端提供的頂電壓vt以及通過(guò)另一端提供的底電壓vb并且提供多個(gè)灰度電壓；多個(gè)通道晶體管220，其包括一端電連接至電阻器串并且輸出所述多個(gè)灰度電壓當(dāng)中的任一個(gè)的通道晶體管；以及解碼器230，其控制所述多個(gè)通道晶體管220，所述多個(gè)通道晶體管220可根據(jù)灰度電壓的輸出值被包括在多個(gè)組當(dāng)中的任一組中。

在圖4所示的實(shí)施方式中，示出了底電壓vb被提供為v0(最小灰度電壓)的示例，但是一個(gè)或更多個(gè)電阻器可存在于被提供有底電壓vb的節(jié)點(diǎn)與被提供有最小灰度電壓v0的節(jié)點(diǎn)之間，以使得底電壓vb和最小灰度電壓v0的值可不同。另外，示出了頂電壓vt被提供為v255(最大灰度電壓)的示例，但是頂電壓vt和最大灰度電壓v255的值可不同。

電阻器串210可包括互連的多個(gè)電阻器，頂電壓vt可被提供給電阻器串210的一端，底電壓vb可被提供給另一端。電阻器串210可提供通過(guò)將頂電壓vt和底電壓vb分為灰度電壓v0、v1、...和v255而形成的電壓。

在實(shí)施方式中，在通過(guò)互連的多個(gè)電阻器形成的灰度電壓v0、v1、...和v255中相鄰灰度電壓的電壓差可相同。例如，當(dāng)頂電壓vp為7.5v并且底電壓vb為0.5v時(shí)，可在電阻器串210的一端和另一端之間形成7v電壓差，并且可在相鄰灰度電壓之間形成約27.45mv的電壓差。

作為另一實(shí)施方式，通過(guò)電阻器串210提供的灰度電壓的電壓差可不同。包括在顯示面板中的像素的亮度與提供給像素的電壓可根據(jù)顯示面板的特性具有非線性關(guān)系。因此，為了控制像素的亮度和灰度電壓，在高電壓區(qū)域中灰度電壓之間的間隔可小于27.45mv，在低電壓區(qū)域中灰度電壓之間的間隔可大于27.45mv。

灰度電壓v0、v1、...和v255可分別被提供給通道晶體管220的一端，各個(gè)通道晶體管220可由從解碼器230提供的控制信號(hào)來(lái)控制，并且輸出或阻擋提供給其一端的灰度電壓。通道晶體管220可通過(guò)根據(jù)灰度電壓分組來(lái)設(shè)置，包括在同一組中的通道晶體管可被布置在同一阱中。示出了在圖4所示的pw1中使用單個(gè)nmos晶體管的示例，但是這僅是示例，可利用串聯(lián)、并聯(lián)或者串并聯(lián)連接的多個(gè)通道晶體管來(lái)輸出一個(gè)灰度電壓。

解碼器230可接收數(shù)字信號(hào)d[0:7]，使數(shù)字信號(hào)的電平移位并解碼為能夠驅(qū)動(dòng)通道晶體管的足夠電平，并且提供用于控制通道晶體管的信號(hào)。作為示例，解碼器230可根據(jù)期望驅(qū)動(dòng)的通道晶體管將在彼此不同的上限電壓和下限電壓之間擺動(dòng)的信號(hào)當(dāng)中的任一個(gè)信號(hào)提供給通道晶體管的柵電極，并且控制通道晶體管。

在圖4所示的實(shí)施方式中，多個(gè)灰度電壓可被分成多個(gè)組g1、g2和g3，包括在各個(gè)組中的多個(gè)灰度電壓可被進(jìn)一步分成高電壓組和低電壓組，包括在高電壓組中的灰度電壓可被輸出至布置在nw中的pmos通道晶體管，包括在低電壓組中的灰度電壓可被輸出至布置在pw中的nmos通道晶體管。

作為實(shí)施方式，從晶片面積的角度可能有利的是將在將灰度電壓分成多個(gè)組之后未被劃分到低電壓組和高電壓組中的剩余灰度電壓布置在一個(gè)組中。在這種情況下，輸出剩余灰度電壓的通道晶體管可被布置在一個(gè)阱中。作為示例，如圖4所示，當(dāng)灰度電壓vo至vm根據(jù)灰度電壓的值被分成兩個(gè)組g1和g2，并且各個(gè)組被分成高電壓組和低電壓組時(shí)，剩余灰度電壓vm+1至v255可能不適合于劃分成高電壓組和低電壓組，因?yàn)槭Ｓ嗷叶入妷簐m+1至v255的數(shù)量較小。在這種情況下，如所示，剩余灰度電壓vm+1至v255可被配置為被提供給布置在nw3(是一個(gè)阱)中的pmos通道晶體管。

作為另一示例(未示出)，灰度電壓vm+1至v255可被分成兩個(gè)組g1和g2，各個(gè)組被分成高電壓組和低電壓組，并且剩余灰度電壓v0至vm可被提供給布置在pw1中的nmos通道晶體管。

在圖4所示的實(shí)施方式中，具有灰度電壓v0至vk的灰度電壓組g1可被分成具有灰度電壓v0至vj的低電壓組以及具有灰度電壓vj+1至vk的高電壓組，包括在低電壓組中的灰度電壓可由布置在pw1中的nmos通道晶體管輸出，包括在高電壓組中的灰度電壓可由布置在nw1中的pmos通道晶體管輸出。具有灰度電壓vk+1至vm的灰度電壓組g2可被分成具有灰度電壓vk+1至vl的低電壓組以及具有灰度電壓vl+1至vm的高電壓組，包括在低電壓組中的灰度電壓可由布置在pw2中的nmos通道晶體管輸出，包括在高電壓組中的灰度電壓可由布置在nw2中的pmos通道晶體管輸出。包括在一個(gè)灰度電壓組中的灰度電壓當(dāng)中的最大灰度電壓可被提供作為nw的阱偏置電壓，最小灰度電壓可被提供作為pw的阱偏置電壓。

當(dāng)從晶片尺寸的角度將具有剩余灰度電壓vm+1至v255的剩余灰度電壓組g3分成低電壓組和高電壓組不可取時(shí)，剩余灰度電壓vm+1至v255可被配置為被輸出給布置在nw3中的pmos通道晶體管。另外，作為最大灰度電壓的v255可被提供作為nw3的阱偏置電壓。

布置有提供灰度電壓v0至vj的通道晶體管的nw1以及布置有提供灰度電壓vj+1至vk的通道晶體管的pw1可被包括在同一dnw1中。其不同深阱之間的間隔可大于nw與pw之間的間隔。因此，當(dāng)在同一深阱中形成nw和pw時(shí)，對(duì)器件的工作可能沒(méi)有影響，并且與在不同的深阱中形成nw和pw時(shí)相比晶片尺寸可進(jìn)一步減小。nw1可通過(guò)阱偏置電壓vnw1偏置，布置在nw1中的pmos晶體管的體電極可電連接至nw1，并且阱偏置電壓vnw1可被提供給pmos晶體管的體電極。pw1可通過(guò)阱偏置電壓vpw1偏置，布置在pw1中的nmos晶體管的體電極可電連接至pw1，并且阱偏置電壓vpw1可被提供給nmos晶體管的體電極。

阱偏置電壓vpw2可被提供給布置有提供灰度電壓vk+1至vl的通道晶體管的pw2，并且可被提供給布置在pw2中的nmos晶體管的體電極。阱偏置電壓vnw2可被提供給布置有提供灰度電壓vl+1至vm的通道晶體管的nw2，并且可被提供給布置在nw2中的pmos晶體管的體電極。阱偏置電壓vnw3可被提供給布置有提供灰度電壓vm+1至v255的通道晶體管的nw3，并且可被提供給布置在nw3中的pmos晶體管的體電極。

提供灰度電壓vm+1至v255的通道晶體管可以是pmos通道晶體管并且被布置在nw3中，阱偏置電壓vnw3可被提供給nw3，并且可被提供給布置在nw3中的pmos晶體管的體電極。nw3可形成在dnw3中。根據(jù)另一實(shí)施方式(未示出)，可利用nmos通道晶體管來(lái)提供灰度電壓vm+1至v255，但是可能存在這樣的問(wèn)題：必須利用具有大耐受電壓的大尺寸的器件來(lái)形成附加電路以形成高電壓，因?yàn)橹辽俦茸畲蠡叶入妷捍箝撝惦妷旱碾妷簯?yīng)該被提供給柵電極以便控制通道晶體管。

在上述實(shí)施方式中，提供灰度電壓v0至vm的通道晶體管可被分成不同的組，各個(gè)組可被布置在深阱中，提供剩余灰度電壓vm+1至v255的通道晶體管可被布置在一個(gè)深阱中，但是在實(shí)施方式(未示出)中，提供灰度電壓vj+1至v255的通道晶體管可被分組并且布置在不同的深阱中，但是提供灰度電壓v0至vj的通道晶體管可利用nmos通道晶體管來(lái)形成，可被布置在同一深阱中，并且可被布置在形成在深阱中的pw中。當(dāng)利用nmos通道晶體管來(lái)形成提供灰度電壓v0至vj的通道晶體管時(shí)，可能合適的是提供至少比最大灰度電壓大閾值電壓的電壓以使通道晶體管導(dǎo)通，并且可能存在這樣的問(wèn)題：當(dāng)利用pmos通道晶體管形成通道晶體管時(shí)，需要用于形成小于底電壓vb的電壓的附加電路。

在實(shí)施方式中，形成在同一深阱中的pw和nw可分別通過(guò)布置在同一深阱中的通道晶體管所提供的最大灰度電壓和最小灰度電壓來(lái)偏置。作為示例，提供給pw1的阱偏置電壓vpw1可為v0(是布置在dnw1中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓)，提供給nw1的阱偏置電壓vnw1可為vk(是布置在dnw1中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓)。提供給形成在dnw2中的pw2和nw2的阱偏置電壓vpw2和vnw2可分別為vk+1和vm，提供給形成在dnw3中的nw3的阱偏置電壓vnw3可為v255。在實(shí)施方式中，dnw1、dnw2和dnw3可通過(guò)提供給形成在各個(gè)深阱中的nw的阱偏置電壓來(lái)偏置。

在一個(gè)實(shí)施方式中，阱偏置電壓可由用于提供阱偏置電壓的單獨(dú)電源來(lái)提供。在另一實(shí)施方式中，阱偏置電壓可由緩沖放大器通過(guò)對(duì)來(lái)自電阻器串的灰度電壓進(jìn)行緩沖來(lái)提供。

將描述dac的工作。作為示例，假設(shè)v0為0.5v，vj為1.5v，vj+1為1.527v，vk為3v，vk+1為3.027v，vl為4.5v，vl+1為4.527v，vm為6v，vm+1為6.027v，v255為7.5v。vpw1可為0.5v(v0)，vnw1可為3v(vk)，vpw2可為3.027v(vk+1)，vnw2可為6v(vm)，vnw3可為7.5v(v255)。另外，示出了布置在dnw1、dnw2和dnw3中的所有通道晶體管利用電極之間的電壓差為3v耐受電壓的器件來(lái)實(shí)現(xiàn)的示例，但是假設(shè)nmos通道晶體管的閾值電壓為0.3v，pmos晶體管的閾值電壓為-0.3v。

包括在同一灰度組中的灰度電壓的最大灰度電壓和最小灰度電壓可分別作為nw和pw的阱偏置電壓來(lái)提供，并且可通過(guò)提供在灰度電壓的最大灰度電壓和最小灰度電壓之間擺動(dòng)的控制信號(hào)來(lái)控制布置在深阱中的通道晶體管。

作為示例，布置在pw1中的nmos通道晶體管和布置在nw1中的pmos通道晶體管可通過(guò)布置在包括pw1的dnw1中的通道晶體管所提供的在0.5v(是最小灰度電壓v0的值)和3v(是最大灰度電壓vk的值)之間擺動(dòng)的控制信號(hào)c1來(lái)控制。當(dāng)3v被提供給提供灰度電壓vj的nmos通道晶體管的柵電極時(shí)，柵源電壓可形成為3v-1.5v＝1.5v，由于柵源電壓大于閾值電壓，所以nmos通道晶體管可導(dǎo)通。大于0.3v(閾值電壓)的1.2v可為過(guò)驅(qū)動(dòng)電壓，nmos通道晶體管的漏電極與源電極之間的導(dǎo)通電阻特性可通過(guò)nmos通道晶體管被過(guò)驅(qū)動(dòng)而改進(jìn)。另一方面，當(dāng)0.5v被提供給同一nmos通道晶體管的柵電極時(shí)，柵源電壓可為0.5v-1.5v＝-1.0v，由于柵源電壓小于閾值電壓，所以nmos通道晶體管可截止。

當(dāng)3v被提供給提供灰度電壓vj+1的pmos通道晶體管的柵電極時(shí)，柵源電壓可為3v-1.527v＝1.473v，由于柵源電壓大于-0.3v(閾值電壓)，所以pmos通道晶體管可截止。當(dāng)0.5v被提供給同一pmos通道晶體管的柵電極時(shí)，柵源電壓可為0.5v-1.527v＝-1.027v，由于柵源電壓小于-0.3v(閾值電壓)，所以pmos通道晶體管可導(dǎo)通。柵源電壓與閾值電壓之差-0.727v可為對(duì)pmos晶體管過(guò)驅(qū)動(dòng)的過(guò)驅(qū)動(dòng)電壓，器件的特性可通過(guò)減小pmos晶體管的漏電極與源電極之間的導(dǎo)通電阻而改進(jìn)。

布置在dnw2中的通道晶體管所提供的灰度電壓當(dāng)中的6v(最大灰度電壓vm)和3.027v(最小灰度電壓vk+1)可分別被提供給形成在dnw2中的nw2和pw2，作為阱偏置電壓。解碼器可將在3.027v和6v之間擺動(dòng)的控制信號(hào)c2提供給布置在dnw2中的通道晶體管以控制通道晶體管。當(dāng)3.027v控制信號(hào)被提供給提供灰度電壓vk+1的nmos晶體管的柵電極時(shí)，柵源電壓可為3.027v-3.027v＝0，由于柵源電壓小于閾值電壓，所以nmos晶體管可截止。然而，當(dāng)6v控制信號(hào)被提供給nmos晶體管的柵電極時(shí)，柵源電壓可為6v-3.027v＝2.973v，由于柵源電壓大于閾值電壓，所以nmos晶體管可導(dǎo)通。如上所述，大于閾值電壓的電壓可為對(duì)nmos晶體管過(guò)驅(qū)動(dòng)的過(guò)驅(qū)動(dòng)電壓，通道晶體管的導(dǎo)通特性可改進(jìn)。

當(dāng)3.027v(控制信號(hào)c2的最小電壓)被提供給提供灰度電壓vm的pmos通道晶體管的柵電極時(shí)，pmos晶體管的柵源電壓可為3.027v-6v＝-2.973v，由于柵源電壓小于閾值電壓，所以pmos晶體管可導(dǎo)通。如上所述，小于閾值的電壓可為對(duì)pmos晶體管過(guò)驅(qū)動(dòng)的過(guò)驅(qū)動(dòng)電壓，通道晶體管的導(dǎo)通特性可通過(guò)過(guò)驅(qū)動(dòng)電壓而改進(jìn)。然而，當(dāng)6v控制信號(hào)被提供給pmos晶體管的柵電極時(shí)，柵源電壓可為6v-6v＝0，由于柵源電壓大于閾值電壓，所以pmos晶體管可截止。

7.5v(是布置在dnw3中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓v255)可被提供給形成在dnw3中的nw3，作為阱偏置電壓。控制布置在dnw3中的通道晶體管的控制信號(hào)c3可以是在7.5v(nw3的阱偏置電壓)與至少比布置在nw3中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓小閾值電壓的電壓之間擺動(dòng)的信號(hào)。作為示例，控制信號(hào)c3可以是在5.727v或更小的電壓(是至少比6.027v(是包括在nw3中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓vm+1)小閾值電壓的電壓)與7.5v之間擺動(dòng)的電壓。作為示例，控制信號(hào)c3可以是在小于通過(guò)與用于對(duì)布置在nw3中的通道晶體管過(guò)驅(qū)動(dòng)的過(guò)驅(qū)動(dòng)電壓相加而形成的5.727v的電壓與7.5v之間擺動(dòng)的電壓。

當(dāng)7.5v(控制信號(hào)c3的最大電壓)被提供給提供灰度電壓vm+1的pmos通道晶體管的柵電極時(shí)，pmos通道晶體管的柵源電壓可為7.5v-6.027v＝1.473v，由于柵源電壓大于閾值電壓，所以pmos通道晶體管可截止。然而，當(dāng)提供5.727v或更小的電壓(控制信號(hào)c3的最小電壓)時(shí)，由于pmos通道晶體管的柵源電壓為5.727v-6.027v＝-0.3v，所以pmos通道晶體管可導(dǎo)通。解碼器可提供通過(guò)將負(fù)過(guò)驅(qū)動(dòng)電壓與控制信號(hào)c3的最小電壓相加而獲得的電壓，以使得pmos通道晶體管的導(dǎo)通特性可改進(jìn)。

另外，當(dāng)7.5v(控制信號(hào)c3的最大電壓)被提供給提供灰度電壓v255的通道晶體管的柵電極時(shí)，pmos通道晶體管的柵源電壓可為7.5v-7.5v＝0v，由于柵源電壓大于閾值電壓，所以pmos通道晶體管可截止。然而，當(dāng)提供小于或等于5.727v(控制信號(hào)c3的最小電壓)的電壓時(shí)，pmos通道晶體管的柵源電壓為5.727v-7.5v＝-1.773v或更小(小于-0.3v)，pmos通道晶體管可導(dǎo)通。

即，類似于灰度電壓組g3，當(dāng)灰度電壓沒(méi)有被分成高電壓組和低電壓組并且灰度電壓被形成為輸出至pmos通道晶體管時(shí)，解碼器可利用在pmos通道晶體管的閾值電壓和pmos通道晶體管的過(guò)驅(qū)動(dòng)電壓與包括在灰度電壓組中的最小灰度電壓相加的電壓與包括在灰度電壓組中的最大灰度電壓之間擺動(dòng)的控制信號(hào)來(lái)控制pmos通道晶體管。例如，假設(shè)包括在灰度電壓組中的最大灰度電壓為8v，最小灰度電壓為6.5v，pmos通道晶體管的閾值電壓為-0.4v，并且目標(biāo)過(guò)驅(qū)動(dòng)電壓為-0.6v，則解碼器可通過(guò)提供在8v的最大電壓與6.5v+(-0.4v)+(-0.6v)＝5.5v的最小電壓之間擺動(dòng)的信號(hào)來(lái)控制pmos通道晶體管。

作為另一實(shí)施方式(未示出)，當(dāng)灰度電壓沒(méi)有被分成高電壓組和低電壓組并且灰度電壓被形成為輸出至nmos通道晶體管時(shí)，解碼器可通過(guò)形成在nmos通道晶體管的閾值電壓和過(guò)驅(qū)動(dòng)電壓與包括在灰度電壓組中的最大灰度電壓相加的電壓與包括在灰度電壓組中的最小灰度電壓之間擺動(dòng)的控制信號(hào)來(lái)控制nmos通道晶體管。例如，假設(shè)包括在灰度電壓組中的最小灰度電壓為0.5v，最大灰度電壓為1.5v，nmos通道晶體管的閾值電壓為0.3v，并且目標(biāo)過(guò)驅(qū)動(dòng)電壓為0.6v，則解碼器可通過(guò)提供在0.5v的最小電壓與1.5v+0.3v+0.6v＝2.4v的最大電壓之間擺動(dòng)的信號(hào)來(lái)控制包括在灰度電壓組中的nmos通道晶體管。

類似于灰度電壓組g1和g2，當(dāng)包括在灰度電壓組g1和g2中的多個(gè)灰度電壓被分成高電壓組和低電壓組，高電壓組和低電壓組分別被輸出至布置在nw中的pmos通道晶體管和布置在pw中的nmos通道晶體管，并且利用在提供給nw和pw的阱偏置電壓之間擺動(dòng)的控制信號(hào)來(lái)控制pmos通道晶體管和nmos通道晶體管時(shí)，形成在通道晶體管中的電極的最大電壓差可對(duì)應(yīng)于包括在對(duì)應(yīng)灰度電壓組中的灰度電壓當(dāng)中的最大灰度電壓和最小灰度電壓之差。因此，當(dāng)包括在各個(gè)灰度電壓組中的通道晶體管被形成為具有與最大灰度電壓和最小灰度電壓之差對(duì)應(yīng)的耐受電壓時(shí)，通道晶體管不會(huì)被所提供的電壓破壞，可確保工作的可靠性。

作為示例，控制布置在dnw1中的通道晶體管的控制信號(hào)c1可在3v與0.5v(最小電壓)之間擺動(dòng)，并且形成在布置在dnw1中的通道晶體管中的電極的最大電壓差可為2.5v。由于控制布置在dnw2中的通道晶體管的控制信號(hào)c2在6v(是布置在dnw2中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓)與3.027v(最小電壓)之間擺動(dòng)，所以形成在布置在dnw1中的通道晶體管中的電極的最大電壓差可為2.973v。因此，當(dāng)利用具有3v耐受電壓的器件來(lái)形成包括在dnw1和dnw2中的通道晶體管時(shí)，通道晶體管不會(huì)被所提供的電壓破壞，可確保工作的可靠性。

類似于灰度電壓組g3，當(dāng)灰度電壓沒(méi)有被分成高電壓組和低電壓組并且灰度電壓被形成為輸出至pmos通道晶體管時(shí)，可形成與能夠使提供包括在灰度電壓組中的最小灰度電壓的通道晶體管導(dǎo)通的電壓與最大灰度電壓之間的電壓差對(duì)應(yīng)的電極的電壓差。作為示例，當(dāng)控制信號(hào)c3在7.5v(電壓v255)與5.727v(是能夠使提供灰度電壓vm+1的pmos通道晶體管導(dǎo)通的最小電壓)之間擺動(dòng)時(shí)，布置在dnw3中的通道晶體管中所形成的電極的電壓差可為1.773v。然而，當(dāng)提供灰度電壓的通道晶體管被過(guò)驅(qū)動(dòng)時(shí)，電極的電壓差可增加對(duì)通道晶體管過(guò)驅(qū)動(dòng)所需的電壓那么多。

如上所述，通道晶體管的漏電極與源電極之間的導(dǎo)通電阻可通過(guò)提供將過(guò)驅(qū)動(dòng)電壓和閾值電壓與通道晶體管的柵電極相加的電壓而減小。然而，當(dāng)提供過(guò)驅(qū)動(dòng)電壓時(shí)，形成在通道晶體管中的電極的電壓差可增加，因此應(yīng)該使用具有大耐受電壓的大尺寸的器件以執(zhí)行可靠操作。因此，提供給通道晶體管的過(guò)驅(qū)動(dòng)電壓應(yīng)該根據(jù)器件的尺寸和耐受電壓來(lái)確定。

再參照?qǐng)D4，當(dāng)期望包括在灰度電壓組g3中的pmos通道晶體管被過(guò)驅(qū)動(dòng)最高至1.227v那么多時(shí)，控制信號(hào)c3的最小電壓可為4.5v。當(dāng)控制信號(hào)c3在7.5v和4.5v之間擺動(dòng)時(shí)，布置在nw3中的pmos晶體管中所形成的電極的電壓差可為3v。因此，布置在dnw1中的通道晶體管中所形成的電極的最大電壓差可為2.5v，dnw2中的通道晶體管中所形成的電極的最大電壓差可為2.97v，并且布置在dnw3中的通道晶體管中所形成的電極的最小電壓差可為1.773v。

作為實(shí)施方式，當(dāng)利用具有3v耐受電壓的器件來(lái)形成通道晶體管時(shí)，由于布置在dnw1、dnw2和dnw3中的通道晶體管中所形成的電極的最大電壓差為耐受電壓或更小，所以布置在dnw1、dnw2和dnw3中的通道晶體管可被形成為具有相同的耐受電壓和/或尺寸。作為另一實(shí)施方式，可根據(jù)灰度電壓組通過(guò)將任一個(gè)灰度電壓組中的最大灰度電壓和最小灰度電壓之差與另一灰度電壓組中的最大灰度電壓和最小灰度電壓之差形成為不同來(lái)使用具有不同耐受電壓和/或尺寸的通道晶體管。

根據(jù)傳統(tǒng)技術(shù)，包括在dac中的通道晶體管利用具有與地電位與最大灰度電壓之差對(duì)應(yīng)的耐受電壓的器件來(lái)設(shè)計(jì)，而不管器件的電極的最大電壓差。因此，即使當(dāng)電極的最大電壓差沒(méi)有達(dá)到地電位與最大灰度電壓之差時(shí)，包括在dac中的通道晶體管也被設(shè)計(jì)為具有大尺寸以具有大耐受電壓。

即，當(dāng)提供給電阻器串210的頂電壓vt為7.5v時(shí)，底電壓vb為0.5v，并且通道晶體管利用具有7.5v耐受電壓(是基準(zhǔn)電壓(地電位)與頂電壓vt之差)的器件來(lái)形成。然而，根據(jù)本發(fā)明的實(shí)施方式，由于通道晶體管通過(guò)基于輸出灰度電壓將通道晶體管分組而被布置在同一阱中并且通過(guò)對(duì)阱施加阱偏置電壓而被形成為具有耐受電壓與布置在同一阱中的通道晶體管所提供的灰度電壓之差對(duì)應(yīng)的尺寸，所以通道晶體管的尺寸可減小以使得形成dac所需的面積可減小。

另外，根據(jù)本發(fā)明的實(shí)施方式，由于解碼器230可利用具有相同擺動(dòng)的信號(hào)來(lái)驅(qū)動(dòng)形成在同一深阱中的nw和pw中所包括的通道晶體管，所以可無(wú)需針對(duì)布置在各個(gè)阱中的各個(gè)通道晶體管組形成驅(qū)動(dòng)電路，以使得驅(qū)動(dòng)電路所需的面積可減小。此外，由于形成在同一深阱中的nw和pw之間的空間小于兩個(gè)不同深阱之間的空間，所以可通過(guò)分別將nmos通道晶體管和pmos通道晶體管布置在形成在同一深阱中的nw和pw中來(lái)減小形成源極驅(qū)動(dòng)器所需的面積。

圖5是示出根據(jù)本發(fā)明的另一實(shí)施方式的dac200的電路圖。根據(jù)圖5所示的另一實(shí)施方式，灰度電壓v0、v1、…和v255可根據(jù)灰度電壓被分成多個(gè)灰度電壓組g1、g2、g3和g4。如圖5所示的另一實(shí)施方式中所示，當(dāng)包括最大灰度電壓的灰度電壓組g4被排除時(shí)，灰度電壓組可被輸出至具有相同類型的通道晶體管。根據(jù)實(shí)施方式(未示出)，當(dāng)包括最小灰度電壓的灰度電壓組被排除時(shí)，灰度電壓組可被輸出至具有相同類型的通道晶體管。

根據(jù)圖5所示的另一實(shí)施方式，各個(gè)灰度電壓組可被布置在同一深阱中。包括最大灰度電壓v255的灰度電壓組中所包括的灰度電壓vm+1至v255可被輸出至布置在nw3中的pmos通道晶體管，灰度電壓v0至vm可分別被輸出至布置在pw1至pw4中的nmos通道晶體管。pw1、pw2和pw3可被布置在彼此不同的dnw1、dnw2和dnw3中。pw4和nw1可形成在同一dnw4中。

nw和pw可通過(guò)不同的阱偏置電壓vpw1、vpw2、vpw3、vpw4和vnw1來(lái)偏置，并且各個(gè)深阱可通過(guò)各個(gè)阱偏置電壓來(lái)偏置。另外，pw的阱偏置電壓可被提供給布置在pw中的nmos通道晶體管的體電極，nw的阱偏置電壓可被提供給布置在nw中的pmos通道晶體管的體電極。

解碼器230可形成在布置在各個(gè)阱中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓與至少將通道晶體管的閾值電壓與最大灰度電壓相加的電壓之間擺動(dòng)的電壓，并且可利用該電壓來(lái)控制通道晶體管。

作為示例，布置在pw中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓可被提供給各個(gè)pw作為阱偏置電壓。另外，布置在nw中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓可被提供給各個(gè)nw作為阱偏置電壓。作為示例，假設(shè)v0為0.5v，vj為1.5v，vj+1為1.527v，vk為3v，vk+1為3.027v，vl為4.5v，vl+1為4.527v，vm為6v，vm+1為6.027v，v255為7.5v，nmos通道晶體管的閾值電壓為0.3v，pmos通道晶體管的閾值電壓為-0.3v。

在圖5所示的另一實(shí)施方式中，1.5v電壓可被提供給提供vj(是布置在pw1中的nmos晶體管當(dāng)中的最大灰度電壓)的nmos通道晶體管的漏電極，并且0.5v阱偏置電壓可被提供給體電極。解碼器230可提供在至少比最大灰度電壓vj大閾值電壓的電壓與布置在pw1中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓v0之間擺動(dòng)的控制信號(hào)g1，并且可利用控制信號(hào)g1來(lái)控制通道晶體管。因此，在最大灰度電壓1.5v+閾值電壓＝1.8v與0.5v的最小灰度電壓之間擺動(dòng)的控制信號(hào)g1可被提供給布置在pw1中的nmos通道晶體管。

因此，在布置在pw1中的nmos通道晶體管中可形成電極的1.5v電壓差(對(duì)應(yīng)于1.8v和0.5v之差)。另外，解碼器可提供過(guò)驅(qū)動(dòng)電壓與導(dǎo)通電壓相加的電壓以對(duì)nmos通道晶體管過(guò)驅(qū)動(dòng)，并且形成在nmos通道晶體管中的電極的電壓差可為1.8v+過(guò)驅(qū)動(dòng)電壓。可通過(guò)提供適當(dāng)?shù)倪^(guò)驅(qū)動(dòng)電壓來(lái)使通道晶體管的漏電極和源電極之間的電阻減小，但是可考慮晶片尺寸以及電極之間的電阻來(lái)確定過(guò)驅(qū)動(dòng)電壓，因?yàn)樾枰哂信c增大的耐受電壓對(duì)應(yīng)的尺寸的器件。

另外，布置在pw2中的通道晶體管所提供的灰度電壓當(dāng)中的最小灰度電壓vj+1可被提供給pw2作為阱偏置電壓vpw2。最大灰度電壓可為3v(是pw2中的電壓vk)。解碼器230可提供在至少比3v電壓vk(是布置在pw2中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓)大閾值電壓的3.3v與1.527v電壓vj+1(最小灰度電壓)之間擺動(dòng)的控制信號(hào)g2，并且可控制通道晶體管。作為實(shí)施方式，解碼器可利用如上所述與過(guò)驅(qū)動(dòng)電壓相加的電壓來(lái)控制通道晶體管，以使得可在布置在pw2中的nmos通道晶體管中形成與3.3v-1.527v＝1.773v+過(guò)驅(qū)動(dòng)電壓對(duì)應(yīng)的電極的電壓差。電極的最小電壓差可與布置在pw3和pw4中的nmos通道晶體管中所形成的電極的最大電壓差相同。

nw1可通過(guò)v255(是布置在nw1中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓)來(lái)偏置。pmos通道晶體管可被布置在nw1中并且當(dāng)柵源電壓為閾值電壓或更小時(shí)導(dǎo)通。因此，解碼器230可提供在v255(是布置在nw1中的通道晶體管所提供的灰度電壓當(dāng)中的最大灰度電壓)與具有負(fù)值的pmos通道晶體管的閾值電壓與vm+1(最小灰度電壓)相加的電壓之間擺動(dòng)的控制信號(hào)g5，并且可控制通道晶體管。作為示例，解碼器230可提供在7.5v電壓v255與6.027+(-0.3v)＝5.727v(是閾值電壓與電壓vm+1相加的電壓)之間擺動(dòng)的控制信號(hào)g5，并且可控制布置在nw1中的通道晶體管。因此，可在布置在nw1中的pmos通道晶體管中形成7.5v-5.727v＝1.773v的電極的最大電壓差。

作為實(shí)施方式，當(dāng)解碼器控制pmos通道晶體管時(shí)，解碼器可利用負(fù)過(guò)驅(qū)動(dòng)電壓與提供給柵電極的控制信號(hào)的最小電壓相加的電壓來(lái)控制pmos通道晶體管。作為示例，當(dāng)利用與過(guò)驅(qū)動(dòng)電壓相加的電壓來(lái)控制pmos通道晶體管時(shí)，解碼器可利用在7.5v和過(guò)驅(qū)動(dòng)電壓與5.727v相加的電壓之間擺動(dòng)的控制信號(hào)來(lái)控制通道晶體管，并且在這種情況下，電極的電壓差可對(duì)應(yīng)于1.773v+過(guò)驅(qū)動(dòng)電壓。例如，當(dāng)與作為過(guò)驅(qū)動(dòng)電壓的-0.727v相加以改進(jìn)pmos通道晶體管的驅(qū)動(dòng)特性時(shí)，控制信號(hào)可向5.727v+(-0.727v)＝5v擺動(dòng)，并且形成在pmos通道晶體管中的電極的最大電壓差可為7v-5v＝2v。

根據(jù)傳統(tǒng)技術(shù)，使用具有與地電位和最大灰度電壓之間的電壓差對(duì)應(yīng)的耐受電壓的通道晶體管，但是根據(jù)本發(fā)明的實(shí)施方式，可在布置在pw1、pw2、pw3、pw4和nw1中的通道晶體管中形成電極的1.8v電壓差。因此，可使用具有小耐受電壓的器件，并且由于通道晶體管不需要形成為具有不必要的大尺寸，所以可形成具有小尺寸的dac。

圖6是示出根據(jù)本發(fā)明的實(shí)施方式的提供解碼器的柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)器電路100的示意性框圖，圖7是形成任一位的柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)器電路100的示意性電路圖。參照?qǐng)D6和圖7，柵極驅(qū)動(dòng)器電路100可包括：電平移位器110，其接收從s/h寄存器(參照?qǐng)D2中的s/h寄存器)提供的數(shù)字信號(hào)d并且提供在基準(zhǔn)電壓vss(地電位)和上限電壓vu之間擺動(dòng)的中間信號(hào)vt和vtb；以及多個(gè)柵極驅(qū)動(dòng)模塊120a、120b和120c，其接收中間信號(hào)vt和vtb并且形成在不同電壓之間擺動(dòng)的初步信號(hào)voa、voab、vob、vobb、voc和vocb。

柵極驅(qū)動(dòng)器電路100可接收從s/h寄存器提供的數(shù)字信號(hào)d并且將向能夠使nmos通道晶體管和pmos通道晶體管導(dǎo)通/截止的多個(gè)電壓電平進(jìn)行電平移位的初步信號(hào)voa、voab、vob、vobb、voc和vocb提供給解碼器。解碼器可將所提供的數(shù)字信號(hào)解碼，選擇具有特定電壓電平的初步信號(hào)，形成具有目標(biāo)電壓電平的控制信號(hào)，并且將控制信號(hào)提供給通道晶體管。

作為實(shí)施方式，電平移位器110可包括：第一子模塊112，其接收從s/h寄存器提供的數(shù)字信號(hào)d并且輸出在中等電壓vm和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)；以及第二子模塊114，其接收從第一子模塊112提供的信號(hào)并且輸出在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的中間信號(hào)vt和vtb。

作為實(shí)施方式，第一子模塊112可接收從s/h寄存器提供的數(shù)字信號(hào)d，并且可形成在中等電壓vm和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)。由于從s/h寄存器提供的數(shù)字信號(hào)d的電平低，可能難以直接驅(qū)動(dòng)由在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的電壓驅(qū)動(dòng)的器件。因此，第一子模塊112可由從s/h寄存器提供的數(shù)字信號(hào)d平滑地驅(qū)動(dòng)，以提供能夠控制由在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的電壓驅(qū)動(dòng)的器件的在中等電壓vm和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)。

第二子模塊114可由從第一子模塊112提供的信號(hào)控制，并且可形成在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的中間信號(hào)vt和vtb。在圖4和圖5所示的實(shí)施方式中，頂電壓可與提供給電阻器串的頂電壓vt相同，并且可以是從解碼器提供的控制信號(hào)當(dāng)中的最大電壓。柵極驅(qū)動(dòng)模塊120可接收中間信號(hào)vt和vtb，并且形成具有從解碼器提供的控制信號(hào)的上限電壓和下限電壓的初步信號(hào)voa、voab、vob、vobb、voc和vocb。

圖7是示出形成任一位的柵極驅(qū)動(dòng)信號(hào)的柵極驅(qū)動(dòng)器電路的示意性電路圖。參照?qǐng)D7，第一子模塊112可接收來(lái)自s/h寄存器的數(shù)字信號(hào)d中所包括的信號(hào)vin和vinb，并且通過(guò)將信號(hào)vin和vinb反相來(lái)輸出反相信號(hào)。從第一子模塊112輸出的信號(hào)可以是在基準(zhǔn)電壓vss(地電位)和中等電壓vm之間擺動(dòng)的信號(hào)。如上所述，中等電壓vm可具有足以能夠驅(qū)動(dòng)在頂電壓vt與基準(zhǔn)電壓vss之間驅(qū)動(dòng)的第二子模塊114的電平。

第二子模塊114可接收從第一子模塊112輸出的信號(hào)，并且可形成在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的中間信號(hào)vt和vtb。從第二子模塊114提供的中間信號(hào)vt和vtb可以是在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)，并且第二子模塊114可利用具有與頂電壓vt和基準(zhǔn)電壓vss之間的電壓差對(duì)應(yīng)的耐受電壓的器件來(lái)形成。

柵極驅(qū)動(dòng)模塊120可包括形成在彼此不同的上限電壓和下限電壓之間擺動(dòng)的初步信號(hào)的多個(gè)單元模塊120a、120b和120c。各個(gè)單元模塊可包括并聯(lián)連接的一對(duì)nmos晶體管n1和n4(串聯(lián)連接)與一對(duì)nmos晶體管n2和n3(串聯(lián)連接)，上限電壓vu和下限電壓vl可被提供給各對(duì)nmos晶體管n1和n4以及n2和n3，并且可形成在上限電壓和下限電壓之間擺動(dòng)的初步信號(hào)vo和vob。

在實(shí)施方式中，當(dāng)從電平移位器110提供的中間信號(hào)vt是上限電壓vu并且中間信號(hào)vtb是基準(zhǔn)電壓vss時(shí)，包括在柵極驅(qū)動(dòng)模塊120a、120b、120c中的nmos晶體管n1和n3可導(dǎo)通。因此，由柵極驅(qū)動(dòng)模塊120a、120b和120c輸出的初步信號(hào)voa和voab的電壓電平可為vua和vla，初步信號(hào)vob和vobb的電壓電平可為vub和vlb，初步信號(hào)voc和vocb的電壓電平可為vuc和vlc。相反，當(dāng)中間信號(hào)vt為基準(zhǔn)電壓vss并且中間信號(hào)vtb為上限電壓vu時(shí)，nmos晶體管n2和n4可導(dǎo)通，初步信號(hào)voa和voab的電壓電平可為vla和vua，初步信號(hào)vob和vobb的電壓電平可為vlb和vub，初步信號(hào)voc和vocb的電壓電平可為vlc和vuc。

例如，假設(shè)vua為7.5v，vla為5.727v，vub為6v，vlb為3.027v，vuc為3v，vlc為0.5v。柵極驅(qū)動(dòng)器電路100可接收從s/h寄存器(參照?qǐng)D2中的s/h寄存器)提供的數(shù)字信號(hào)d，形成在上限電壓和下限電壓之間擺動(dòng)的多個(gè)初步信號(hào)voa、voab、vob、vobb、voc和vocb，并且將初步信號(hào)提供給解碼器。當(dāng)從s/h寄存器提供的數(shù)字信號(hào)d是用于驅(qū)動(dòng)形成在圖4的實(shí)施方式所示的dnw2中的nw2中所布置的通道晶體管的信號(hào)時(shí)，包括在解碼器230中的解碼邏輯(未示出)可將數(shù)字信號(hào)d解碼，利用初步信號(hào)vob和vobb形成在6v和3.027v之間擺動(dòng)的控制信號(hào)，并且提供所述控制信號(hào)以控制通道晶體管。

圖8是示出根據(jù)本發(fā)明的一個(gè)實(shí)施方式的dac的示意圖，該dac接收數(shù)字輸入信號(hào)d[0:7]并且輸出彼此不同的256個(gè)灰度電壓。在圖8所示的實(shí)施方式中，包括在同一組中并且布置在同一阱中的通道晶體管的數(shù)量可不表示為2的冪，并且根據(jù)顯示圖像的顯示面板的特性，提供給像素的電壓與像素的亮度可能不是線性關(guān)系。作為示例，低灰度電壓區(qū)域中的相鄰灰度電壓之間的電壓差可大于高灰度電壓區(qū)域中的灰度電壓之間的電壓差。因此，即使當(dāng)包括通道晶體管的組所提供的最大灰度電壓和最小灰度電壓之差相同時(shí)，包括在各個(gè)組中的通道晶體管的數(shù)量也可不相同。另外，當(dāng)通道晶體管被布置在不同的阱中時(shí)，由于驅(qū)動(dòng)通道晶體管的驅(qū)動(dòng)信號(hào)也不同，所以可能難以利用根據(jù)傳統(tǒng)技術(shù)的解碼器來(lái)驅(qū)動(dòng)根據(jù)本發(fā)明的實(shí)施方式的dac。

參照?qǐng)D8，通道晶體管220可根據(jù)分別布置在dnw1、dnw2、dnw3和dnw4中的輸出灰度電壓被分成總共4個(gè)組g1、g2、g3和g4，并且在這4個(gè)組中，由各個(gè)組提供的灰度電壓的最大灰度電壓和最小灰度電壓之差可在要使用的通道晶體管的耐受電壓的范圍內(nèi)。作為實(shí)施方式，包括在組g1至g4中的nmos通道晶體管可具有相同的耐受電壓和相同的尺寸，pmos通道晶體管可具有相同的耐受電壓和相同的尺寸。作為另一實(shí)施方式，可根據(jù)組使用具有不同耐受電壓的器件。

在圖8中，沒(méi)有示出提供給包括在dnw1、dnw2、dnw3和dnw4中的pw和nw的阱偏置電壓。這是為了方便說(shuō)明，包括在深阱中的dnw1、dnw2、dnw3和dnw4、pw和nw可根據(jù)上述實(shí)施方式偏置。

作為示例，提供最小灰度電壓區(qū)域的組g1可包括總共46個(gè)nmos通道晶體管n0至n45，提供次最小灰度電壓區(qū)域的組g2可包括總共60個(gè)通道晶體管(42個(gè)pmos通道晶體管p0至p41以及18個(gè)nmos通道晶體管n46至n63)。提供次最大灰度電壓區(qū)域的組g3可包括總共70個(gè)通道晶體管(48個(gè)pmos晶體管p42至p89以及22個(gè)nmos通道晶體管n64至n85)。提供最大灰度電壓區(qū)域的組g4可包括總共80個(gè)通道晶體管(64個(gè)pmos晶體管p90至p153以及16個(gè)nmos晶體管n86至n101)。如所示，包括在各個(gè)組中的通道晶體管的數(shù)量可不表示為2的冪。然而，包括在各個(gè)組中的通道晶體管的數(shù)量?jī)H是示例，并非意在限制本發(fā)明的范圍，可根據(jù)顯示面板的特性和伽馬電壓而改變。

在圖8所示的實(shí)施方式中，灰度電壓組g1可利用總共46個(gè)通道晶體管來(lái)提供灰度電壓，灰度電壓組g2可利用總共60個(gè)通道晶體管來(lái)提供灰度電壓，灰度電壓組g3可利用總共70個(gè)通道晶體管來(lái)提供灰度電壓，灰度電壓組g4可利用總共80個(gè)通道晶體管來(lái)提供灰度電壓。提供低灰度電壓所組成的組中的灰度電壓的通道晶體管的數(shù)量可小于提供高灰度電壓所組成的組中的灰度電壓的通道晶體管的數(shù)量。

在實(shí)施方式(未示出)中，包括在各個(gè)組中的通道晶體管的數(shù)量可相同，而不管灰度電壓的幅度，并且提供低灰度電壓所組成的組中的灰度電壓的通道晶體管的數(shù)量可大于提供高灰度電壓所組成的組中的灰度電壓的通道晶體管的數(shù)量。

包括在第一組g1至第四組g4中的nmos通道晶體管的數(shù)量可分別為46、18、22和16，并且可通過(guò)具有6位b0至b5的信號(hào)來(lái)控制nmos通道晶體管。另外，包括在第一組g1至第四組g4中的pmos通道晶體管的數(shù)量可分別為0、42、48和64，并且可通過(guò)6位來(lái)選擇pmos通道晶體管。因此，可通過(guò)具有6位b0至b5的控制信號(hào)來(lái)同時(shí)選擇包括在各個(gè)組中的一個(gè)nmos通道晶體管和一個(gè)pmos通道晶體管。解碼器230可將阱選擇位b6和b6b提供給阱選擇晶體管ws1、ws2、…和ws7，并且選擇輸出信號(hào)。當(dāng)阱選擇位b6具有邏輯高時(shí)，由于阱選擇晶體管ws2、ws4、ws6和ws7導(dǎo)通，所以可輸出nmos晶體管的灰度電壓，當(dāng)阱選擇位b6具有邏輯低時(shí)，由于阱選擇晶體管ws1、ws3和ws5導(dǎo)通，所以可輸出pmos晶體管的灰度電壓。

解碼器230可提供具有位b0至b5的控制信號(hào)以及具有阱選擇位b6的控制信號(hào)，針對(duì)256個(gè)灰度電壓當(dāng)中的組g1至g4中的每一個(gè)使一個(gè)通道晶體管導(dǎo)通，并且選擇總共4個(gè)灰度電壓。可利用組選擇位s7和s8以及反相組選擇位s7b和s8b來(lái)選擇這4個(gè)灰度電壓當(dāng)中的一個(gè)。作為實(shí)施方式，由于像圖8所示的實(shí)施方式一樣，包括在各個(gè)組中的通道晶體管的數(shù)量沒(méi)有表示為2的冪，所以阱選擇信號(hào)和組選擇信號(hào)的位數(shù)可根據(jù)形成多少組而改變。包括在各個(gè)組中的通道晶體管的數(shù)量可不表示為2的冪，并且組選擇位s7和s8可不同于作為一般二進(jìn)制解碼器的較高位的最高有效位(msb)，作為通過(guò)對(duì)提供給解碼器的具有8位b0至b7的數(shù)據(jù)執(zhí)行邏輯運(yùn)算而獲得的信號(hào)。

在圖8所示的實(shí)施方式中，組選擇晶體管gs1、gs2、…和gs8可由組選擇位s7和s8來(lái)控制，并且可將布置在多個(gè)深阱中的通道晶體管所提供的灰度電壓當(dāng)中的任一個(gè)提供給緩沖放大器300。作為示例，當(dāng)組選擇位s7和s8具有邏輯高時(shí)，組選擇晶體管gs1和gs2可導(dǎo)通，并且由包括在dnw4中的通道晶體管提供的灰度電壓可被提供給緩沖放大器300。作為另一示例，當(dāng)組選擇位s7具有邏輯高并且反相組選擇位s8b具有邏輯高時(shí)，組選擇晶體管gs5和gs6可導(dǎo)通，并且由包括在dnw2中的通道晶體管提供的灰度電壓可被提供給緩沖放大器300。

由于阱選擇晶體管ws1、ws2、…和ws7被包括在與通道晶體管相同的阱中，所以阱選擇晶體管ws1、ws2、…和ws7可被形成為具有與通道晶體管相同的耐受電壓和相同的尺寸，并且由于在組選擇晶體管gs1、gs2、…和gs8中輸出灰度電壓的節(jié)點(diǎn)在最大灰度電壓和最小灰度電壓之間擺動(dòng)，所以組選擇晶體管gs1、gs2、…和gs8可以是具有與最大灰度電壓和最小灰度電壓之間的電壓差對(duì)應(yīng)的耐受電壓的晶體管。

解碼器230可利用組選擇信號(hào)s7和s8以及反相組選擇信號(hào)s7b和s8b來(lái)控制組選擇晶體管gs1、gs2、…和gs8。從組選擇晶體管gs1、gs2、…和gs8的輸出提供的電壓可在頂電壓vt和底電壓vb之間擺動(dòng)。在圖8所示的實(shí)施方式中，當(dāng)組選擇晶體管gs1、gs2、…和gs8利用nmos晶體管來(lái)實(shí)現(xiàn)時(shí)，從解碼器230提供的組選擇信號(hào)s7和s8以及反相組選擇信號(hào)s7b和s8b可以是在正閾值電壓和正過(guò)驅(qū)動(dòng)電壓與頂電壓vt相加的電壓與底電壓vb之間擺動(dòng)的信號(hào)。作為另一示例，組選擇信號(hào)s7和s8以及反相組選擇信號(hào)s7b和s8b可以是在正閾值電壓和正過(guò)驅(qū)動(dòng)電壓與頂電壓vt相加的電壓與基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)。作為另一示例，組選擇信號(hào)s7和s8以及反相組選擇信號(hào)s7b和s8b可以是在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)。

在實(shí)施方式(未示出)中，一些組選擇晶體管可利用pmos晶體管來(lái)實(shí)現(xiàn)。作為示例，組選擇晶體管gs1和gs2可利用pmos晶體管來(lái)實(shí)現(xiàn)。解碼器230可通過(guò)形成在頂電壓vt與負(fù)閾值電壓和負(fù)過(guò)驅(qū)動(dòng)電壓與底電壓vb相加的電壓之間擺動(dòng)的組選擇信號(hào)s7和s8以及反相組選擇信號(hào)s7b和s8b來(lái)控制組選擇晶體管gs1、gs2、…和gs8。作為另一示例，從解碼器230提供的組選擇信號(hào)可以是在頂電壓vt和基準(zhǔn)電壓vss之間擺動(dòng)的信號(hào)。

在實(shí)施方式(未示出)中，可僅形成一個(gè)組選擇晶體管，解碼器可通過(guò)對(duì)輸入數(shù)字信號(hào)d[0:7]執(zhí)行邏輯運(yùn)算來(lái)控制組選擇晶體管提供要輸出的灰度電壓。

圖9是示出根據(jù)本發(fā)明的另一實(shí)施方式的dac的示意圖，該dac接收8位數(shù)字輸入信號(hào)并且在彼此不同的256個(gè)灰度電壓當(dāng)中輸出與數(shù)字輸入信號(hào)對(duì)應(yīng)的灰度電壓。在圖9所示的另一實(shí)施方式中，通道晶體管可以是nmos通道晶體管并且根據(jù)256個(gè)灰度電壓被分成總共5個(gè)組g1、g2、g3、g4和g5，通道晶體管可針對(duì)各個(gè)組被分別布置在dnw1、dnw2、dnw3、dnw4和dnw5中，并且各個(gè)組的最大灰度電壓和最小灰度電壓之差可在要使用的通道晶體管的耐受電壓的范圍內(nèi)。作為實(shí)施方式，通道晶體管可針對(duì)各個(gè)組具有不同的耐受電壓，因此針對(duì)各個(gè)組具有不同的尺寸。作為另一實(shí)施方式，通道晶體管可針對(duì)各個(gè)組具有相同的耐受電壓和相同的尺寸。

在圖9中，沒(méi)有示出提供給包括在dnw1、dnw2、dnw3、dnw4和dnw5中的pw和nw的阱偏置電壓。這是為了方便說(shuō)明，包括在深阱中的dnw1、dnw2、dnw3、dnw4、dnw5、pw和nw根據(jù)上述實(shí)施方式偏置。

如上所述，低灰度電壓區(qū)域中的相鄰灰度電壓之間的電壓差可大于高灰度電壓區(qū)域中的相鄰灰度電壓之間的電壓差。因此，包括在各個(gè)組中的通道晶體管的數(shù)量可為2的冪，并且包括在g1和g2(輸出低灰度電壓區(qū)域中的電壓的組)中的通道晶體管的數(shù)量可小于包括在g3、g4和g5(輸出高灰度電壓區(qū)域中的電壓的組)中的通道晶體管的數(shù)量。

作為實(shí)施方式，輸出最小灰度電壓的組g1可包括總共32個(gè)nmos通道晶體管n0至n31，輸出次最小灰度電壓的組g2可包括32個(gè)nmos通道晶體管n32至n63。解碼器230可向組g1和g2提供5位控制信號(hào)b0:b4以控制通道晶體管，并且向組選擇晶體管gs9和gs10提供控制信號(hào)b5和b5b。組選擇晶體管gs10可導(dǎo)通以輸出由包括在組g1中的通道晶體管n0至n31輸出的灰度電壓，并且組選擇晶體管gs9可導(dǎo)通以輸出由包括在組g2中的通道晶體管n32至n63輸出的灰度電壓。因此，組g1和g2可通過(guò)控制信號(hào)b0:b4、b5和b5b來(lái)輸出64個(gè)灰度電壓當(dāng)中的任一個(gè)。

組g3、g4和g5中的每一個(gè)可包括64個(gè)nmos通道晶體管。然而，包括在各個(gè)組中的通道晶體管的數(shù)量?jī)H是示例，并非限制本發(fā)明的范圍，可根據(jù)顯示面板的特性和伽馬電壓而改變。由于組g3至g5中的每一個(gè)包括64個(gè)nmos通道晶體管，所以可通過(guò)利用6位控制信號(hào)b[0:5]控制通道晶體管來(lái)輸出包括在各個(gè)組中的任一個(gè)灰度電壓。組選擇信號(hào)s6、s7、s6b和s7b可被提供給組選擇晶體管gs1、gs2、…和gs8的控制電極，并且由于組選擇晶體管的控制而從組g1至g5當(dāng)中的任一個(gè)提供的灰度電壓可被提供給緩沖放大器300。

解碼器230可提供6位控制信號(hào)b[0:5]并且控制包括在各個(gè)組中的通道晶體管導(dǎo)通/截止。由于組g3至g5中的每一個(gè)包括64個(gè)通道晶體管，所以包括在各個(gè)組中的通道晶體管可通過(guò)6位數(shù)字信號(hào)來(lái)控制。由于組g1和g2中的每一個(gè)包括32個(gè)通道晶體管，所以包括在各個(gè)組中的通道晶體管可通過(guò)5位控制信號(hào)b0:b4來(lái)控制。

解碼器230可將組選擇信號(hào)s6、s7、s6b和s7b提供給組選擇晶體管gs1、gs2、…和gs8，并且控制組g1、g2、g3、g4和g5。作為示例，當(dāng)組選擇信號(hào)s6和s7具有邏輯電平00并且其反相組選擇信號(hào)s6b和s7b具有邏輯電平11時(shí)，組選擇晶體管gs9、gs10和gs11可導(dǎo)通。當(dāng)組選擇信號(hào)s5具有邏輯電平1并且其反相組選擇信號(hào)s5b具有邏輯電平0時(shí)，組選擇晶體管gs10可截止并且組選擇晶體管gs9可導(dǎo)通以使得從組g2輸出的灰度電壓可被提供給緩沖放大器300。另一方面，當(dāng)控制信號(hào)b5具有邏輯電平0并且其反相控制信號(hào)b5b具有邏輯電平1時(shí)，組選擇晶體管gs9可截止并且組選擇晶體管gs10可導(dǎo)通以使得從組g1輸出的灰度電壓可被提供給緩沖放大器300。

從解碼器230提供的組選擇信號(hào)s5可具有與控制包括在組g3、g4和g5中的通道晶體管的控制信號(hào)b5相同的電平，但是可以是能夠通過(guò)在基準(zhǔn)電壓vss和頂電壓vt之間擺動(dòng)來(lái)使組選擇晶體管gs9和gs10導(dǎo)通/截止的信號(hào)。

如上所述，由于從組選擇晶體管gs1、gs2、…和gs8輸出的電壓偏離于通道晶體管的耐受電壓，所以與通道晶體管相比組選擇晶體管可具有更大的尺寸和更大的耐受電壓。另外，解碼器230可形成在基準(zhǔn)電壓vss與正閾值電壓和正過(guò)驅(qū)動(dòng)電壓與頂電壓vt相加的電壓之間擺動(dòng)的組選擇信號(hào)s6、s7、s6b和s7b，并且可將組選擇信號(hào)s6、s7、s6b和s7b提供給組選擇晶體管gs1、gs2、…和gs8以控制組選擇晶體管gs1、gs2、…和gs8。作為示例(未示出)，組選擇晶體管gs1、gs2、...、gs8可利用pmos晶體管來(lái)形成。在此實(shí)施方式中，解碼器230可形成在負(fù)閾值電壓和負(fù)過(guò)驅(qū)動(dòng)電壓與底電壓vb相加的電壓與頂電壓vt之間擺動(dòng)的組選擇信號(hào)s6、s6b、s7和s7b以控制組選擇晶體管。

圖10是示出包括預(yù)充電電路400的源極驅(qū)動(dòng)器的示意圖。參照?qǐng)D10，預(yù)充電電路400可包括多個(gè)預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4，并且可將組選擇晶體管gs1、gs2、…和gs8的輸出節(jié)點(diǎn)預(yù)充電至與通道晶體管的輸出信號(hào)對(duì)應(yīng)的電位。將基于圖8所示的實(shí)施方式描述圖10的源極驅(qū)動(dòng)器，并且為了說(shuō)明方便，與先前所描述的那些相同或相似的項(xiàng)有關(guān)的描述將被省略。

提供給布置有通道晶體管220的阱的阱偏置電壓可被提供給預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的一端，預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的另一端可電連接至組選擇晶體管的輸出節(jié)點(diǎn)。在實(shí)施方式中，預(yù)充電解碼器232可接收數(shù)字輸入信號(hào)并且控制預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4。在圖10所示的實(shí)施方式中，示出了連接至預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的一端的電位是分別提供給dnw1、dnw2、dnw3和dnw4的阱偏置電壓的示例，但是根據(jù)實(shí)施方式(未示出)，提供給dnw1、dnw2、dnw3和dnw4中的pw的阱偏置電壓可被提供給預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的一端。當(dāng)利用單獨(dú)的電源來(lái)提供阱偏置電壓時(shí)，提供阱偏置電壓的電源可電連接至預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的一端。作為另一實(shí)施方式，當(dāng)從電阻器串210接收阱偏置電壓并且利用緩沖器來(lái)提供阱偏置電壓時(shí)，緩沖器的輸出信號(hào)可連接至預(yù)充電開(kāi)關(guān)ps1、ps2、ps3和ps4的一端。

預(yù)充電解碼器232可接收輸入數(shù)字位d[0:7]，并且識(shí)別提供要在當(dāng)前輸出的當(dāng)前輸出信號(hào)之后輸出的輸出信號(hào)的組選擇晶體管。當(dāng)當(dāng)前輸出信號(hào)通過(guò)組選擇晶體管gs7和gs8輸出并且下一輸出信號(hào)必須通過(guò)組選擇晶體管gs1和gs2輸出時(shí)，解碼器230可在提供當(dāng)前輸出信號(hào)之后控制組選擇晶體管gs1、gs2、…和gs8截止。預(yù)充電解碼器232可在組選擇晶體管gs1、gs2、…和gs8截止之后將組選擇晶體管的輸出節(jié)點(diǎn)n預(yù)充電至布置有提供下一輸出信號(hào)的通道晶體管的阱的阱偏置電壓vdnw4。作為示例，對(duì)輸出節(jié)點(diǎn)n進(jìn)行預(yù)充電的電位可以是使形成在深阱中的nw偏置的偏置電壓。作為另一示例，對(duì)輸出節(jié)點(diǎn)n進(jìn)行預(yù)充電的電位可以是使形成在深阱中的pw偏置的偏置電壓。

當(dāng)沒(méi)有執(zhí)行預(yù)充電操作時(shí)，組選擇晶體管gs7和gs8可截止并且組選擇晶體管gs1和gs2可導(dǎo)通以提供下一輸出信號(hào)。當(dāng)組選擇晶體管gs1和gs2導(dǎo)通并且組選擇晶體管gs7和gs8沒(méi)有完全截止時(shí)，或者當(dāng)節(jié)點(diǎn)nx與節(jié)點(diǎn)ny之間由于寄生電阻而發(fā)生相互干擾時(shí)，節(jié)點(diǎn)ny的電壓可小于阱偏置電壓vdnw4，因此可能發(fā)生不希望的鎖存現(xiàn)象。因此，可通過(guò)將提供下一輸出信號(hào)的組選擇晶體管gs1、gs2、…和gs8的輸出節(jié)點(diǎn)預(yù)充電至阱偏置電壓來(lái)防止不希望的現(xiàn)象。

在執(zhí)行預(yù)充電操作之后，解碼器230可通過(guò)使通道晶體管和組選擇晶體管gs1和gs2導(dǎo)通以輸出目標(biāo)灰度電壓來(lái)將灰度電壓提供給緩沖放大器300。緩沖放大器300可通過(guò)輸出所提供的信號(hào)來(lái)驅(qū)動(dòng)像素。

根據(jù)本發(fā)明的實(shí)施方式，利用阱偏置，dac和源極驅(qū)動(dòng)器可利用具有小尺寸的器件來(lái)形成，因此可形成具有小晶片尺寸的dac和源極驅(qū)動(dòng)器。

盡管參照附圖中所示的實(shí)施方式描述了本發(fā)明以方便本發(fā)明的理解，本領(lǐng)域技術(shù)人員應(yīng)該理解，這些實(shí)施方式僅是示例并且僅是例示性的，各種修改以及等同的其它實(shí)施方式也是可以的。因此，本發(fā)明的技術(shù)精神和范圍可由所附權(quán)利要求書限定。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2016年3月21日提交的韓國(guó)專利申請(qǐng)no.10-2016-0033576的優(yōu)先權(quán)和權(quán)益，其公開(kāi)內(nèi)容以引用方式整體并入本文。