本發明涉及一種微電子及顯示技術，尤其是一種硅基微顯示芯片的列選驅動方法及驅動電路，具體地說是一種適用于高頻應用的硅基微顯示列選驅動方法及驅動電路。

背景技術：

微顯示技術是顯示技術領域的一個分支，它在便攜式顯示應用方面具有巨大的優勢。而且低功耗是其快速增長的強大動力，所以其未來的應用會更加市場化。微顯示技術主要包括硅基液晶（LCoS）微顯示和硅基有機發光二極管(OLED)微顯示。LCoS微顯示屬于反射式顯示技術，已經在各種投影和近眼顯示中得到了實現并已取得了重大進展。與LCoS技術相比，OLED是主動發光，不再需要背光源會極大降低系統的功耗；而且它可以實現柔性顯示。 無論哪一種微顯示，都是以硅片作為驅動背板， 其中硅基顯示驅動芯片上可以集成行列控制電路、像素電路、帶隙基準以及其它功能模塊。其中列選驅動電路，產生列選擇信號，從而可以選通每一列像素，使每一列像素對應的開關打開，把相應的像素驅動電壓傳輸到每一列像素。圖1是一種現有的硅基微顯示列選驅動電路圖，圖2是現有的硅基微顯示列選驅動電路的時序圖。圖1所示電路的連接關系如下：D觸發器DFF1_1的信號輸入端D接行同步信號HS，D觸發器DFF1_1的時鐘輸入端接像素時鐘PCLK，D觸發器DFF1_1的置位端SET接置位信號SET1，D觸發器DFF1_1的復位端CLR接復位信號CLR1； D觸發器DFF2_1的信號輸入端D接D觸發器DFF1_1輸出端Q0_1，D觸發器DFF2_1的時鐘輸入端接像素時鐘PCLK，D觸發器DFF2_1的置位端SET接置位信號SET1，D觸發器DFF2_1的復位端CLR接復位信號CLR1；D觸發器DFFn_1的信號輸入端D接D觸發器DFFn-1_1輸出端Qn-1，D觸發器DFFn_1的時鐘輸入端接像素時鐘PCLK，D觸發器DFFn_1的置位端SET接置位信號SET1，D觸發器DFFn_1的復位端CLR接復位信號CLR1；圖1所示電路的工作過程如下：置位信號SET1一直為高電平，T <T₁階段復位信號CLR1為低電平，電路進入復位階段，T>T₁階段，CLR1為高電平，電路開始正常工作。在PCLK第一個上升沿之前t2時間內，HS為高電平，DFF1_1在PCLK第一個上升沿觸發產生第一列列選信號Q0_1，下一個PCLK上升沿時HS必須為低電平，從而下一個PCLK觸發使Q0_1變為低電平，Q0_1接下一個觸發器DFF2_1的輸入端，在PCLK上升沿依次觸發產生第二列列選信號Q1_1，再依次觸發產生第n-1列列選信號Qn信號。此電路要求保證在第一個CLK上升沿時HS為高電平，需要行同步信號HS和像素時鐘信號PCLK有相位差T₂。同時HS的脈寬需要滿足。在高頻下，該時間很短，比如100M時，1T_PCLK=10ns，T₂=1ns，T_HS<11ns,如果芯片內部寄生過大，HS信號高電平脈寬較小可能上不去，DFF1_1無法完成觸發，導致整個列選電路工作失效。對此，目前尚無好的解決方法。

技術實現要素：

本發明的目的是針對現有的驅動電路存在易出現窄脈沖和信號穩定性差的問題，發明一種適用于高頻應用的硅基微顯示列選驅動方法，同時提供一種相應的驅動電路。以避免窄脈沖的出現，實現在高頻時產生穩定的列選信號。

本發明的技術方案之一是：

一種適用于高頻應用的硅基微顯示列選驅動方法，其特征是利用帶置位功能的D觸發器，使用輸入行同步信號HS的低電平置位，結合SR鎖存器和帶置位功能的D觸發器組實現列選信號的產生。

所述SR鎖存器能根據輸入信號置成“1”和“0”狀態，SR鎖存器包括與非門NAND1和與非門NAND2，與非門NAND1的一個輸入端接行同步信號HS，與非門NAND1的另一個輸入端接與非門NAND2的輸出端；與非門NAND2的一個輸入端接帶置位功能的D觸發器DFF1的輸出端Q0，與非門NAND2的另一個輸入端接與非門NAND1的輸出；所述反相器實現SR鎖存器輸出端VP1信號的反相；所述帶置位功能的D觸發器組實現脈沖觸發VP2信號；帶置位功能的D觸發器組包括D觸發器DFF1和D觸發器DFF2一直到DFFn，D觸發器DFF1和D觸發器DFF2、D觸發器DFFn包括置位端SEL，復位端CLR，信號輸入端D，時鐘輸入端CK；D觸發器DFF1的信號輸入端D接反相器2的輸出VP2，D觸發器DFF1的時鐘輸入端接像素時鐘PCLK，D觸發器DFF1的置位端SET接與非門NAND1的一個輸入端接行同步信號HS，D觸發器DFF1的復位端CLR接復位信號CLR1； D觸發器DFF2的信號輸入端D接D觸發器DFF1輸出端Q0，D觸發器DFF2的時鐘輸入端接像素時鐘PCLK，D觸發器DFF2的置位端SET接置位信號SET1，D觸發器DFF2的復位端CLR接復位信號CLR1；D觸發器DFFn的信號輸入端D接D觸發器DFFn-1輸出端Qn-1，D觸發器DFFn的時鐘輸入端接像素時鐘PCLK，D觸發器DFFn的置位端SET接置位信號SET1，D觸發器DFFn的復位端CLR接復位信號CLR1。

本發明的技術方案之二是：

一種適用于高頻應用的硅基微顯示列選驅動電路，其特征是它包括SR鎖存器（1），反相器（2）和帶置位功能的D觸發器組（3）；所述SR鎖存器（1）的輸出端VP1接反相器（2）的輸入端，反相器（2）的輸出VP2接帶置位功能的D觸發器組（3）的輸入端，帶置位功能的D觸發器組（3）的第一個D觸發器DFF1置位端SET接SR鎖存器（1）中的與非門NAND1的一個輸入端。

所述的帶置位功能的D觸發器組包括D觸發器DFF1和D觸發器DFF2一直到DFFn，D觸發器DFF1和D觸發器DFF2、D觸發器DFFn包括置位端SEL，復位端CLR，信號輸入端D，時鐘輸入端CK；D觸發器DFF1的信號輸入端D接反相器2的輸出VP2，D觸發器DFF1的時鐘輸入端接像素時鐘PCLK，D觸發器DFF1的置位端SET接與非門NAND1的一個輸入端接行同步信號HS，D觸發器DFF1的復位端CLR接復位信號CLR1； D觸發器DFF2的信號輸入端D接D觸發器DFF1輸出端Q0，D觸發器DFF2的時鐘輸入端接像素時鐘PCLK，D觸發器DFF2的置位端SET接置位信號SET1，D觸發器DFF2的復位端CLR接復位信號CLR1；D觸發器DFFn的信號輸入端D接D觸發器DFFn-1輸出端Qn-1，D觸發器DFFn的時鐘輸入端接像素時鐘PCLK，D觸發器DFFn的置位端SET接置位信號SET1，D觸發器DFFn的復位端CLR接復位信號CLR1。

本發明的有益效果是：

（1）本發明的列選驅動電路方案避免了電路在高頻應用時的窄脈沖的產生，增強了電路的可靠性。

（2）本發明的驅動方式避免了對輸入行同步信號HS和像素時鐘信號PCLK有相位差的要求，避免了對HS信號脈沖寬度的要求。

附圖說明

圖1是現有的硅基微顯示列選驅動電路圖。

圖2是現有的硅基微顯示列選驅動電路控制時序圖。

圖3是本發明的適用于高頻應用的硅基微顯示列選驅動電路圖。

圖4是本發明的列選驅動電路的控制時序圖。

具體實施方式

下面結合附圖和具體實施例對本發明進行詳細說明。

如圖3-4所示。

一種適用于高頻應用的硅基微顯示列選驅動電路，它包括SR鎖存器1，反相器2，帶置位功能的D觸發器組3。所述SR鎖存器1的輸出端VP1接反相器2的輸入，反相器2的輸出VP2接D觸發器組3的輸入端，D觸發器組3的第一個D觸發器DFF1置位端SET接SR鎖存器1中的與非門NAND1的一個輸入端。電路利用帶置位功能的D觸發器，使用輸入行同步信號HS的低電平置位，結合SR鎖存器1和D觸發器組3實現列選信號的產生。所述SR鎖存器1可以根據輸入信號置成“1”和“0”狀態，SR鎖存器1包括與非門NAND1和與非門NAND2，與非門NAND1的一個輸入端接行同步信號HS，與非門NAND1的另一個輸入端接與非門NAND2的輸出；與非門NAND2的一個輸入端接D觸發器DFF1的輸出端Q0，與非門NAND2的另一個輸入端接與非門NAND1的輸出。所述反相器2實現SR鎖存器1輸出端VP1信號的反相。反相器2包括反相器INV1。所述帶置位功能的D觸發器組3實現脈沖觸發VP2信號。D觸發器組3包括D觸發器DFF1和D觸發器DFF2一直到DFFn，D觸發器DFF1和D觸發器DFF2、 D觸發器DFFn包括置位端SEL，復位端CLR，信號輸入端D，時鐘輸入端CK。D觸發器DFF1的信號輸入端D接反相器2的輸出VP2，D觸發器DFF1的時鐘輸入端接像素時鐘PCLK，D觸發器DFF1的置位端SET接與非門NAND1的一個輸入端接行同步信號HS，D觸發器DFF1的復位端CLR接復位信號CLR1； D觸發器DFF2的信號輸入端D接D觸發器DFF1輸出端Q0，D觸發器DFF2的時鐘輸入端接像素時鐘PCLK，D觸發器DFF2的置位端SET接置位信號SET1，D觸發器DFF2的復位端CLR接復位信號CLR1；D觸發器DFFn的信號輸入端D接D觸發器DFFn-1輸出端Qn-1，D觸發器DFFn的時鐘輸入端接像素時鐘PCLK，D觸發器DFFn的置位端SET接置位信號SET1，D觸發器DFFn的復位端CLR接復位信號CLR1。

由驅動電路3可知，本發明的實質是利用帶置位功能的D觸發器，使用輸入行同步信號HS的低電平置位，結合SR鎖存器和帶置位功能的D觸發器組實現列選信號的產生。

下面結合圖4，對圖3所示電路的工作過程進行詳細描述：置位信號SET1一直為高電平，首先，T <T₁階段復位信號CLR1為低電平，電路進入復位階段，T>T₁階段，CLR1為高電平，電路開始正常工作。HS為低電平，使DFF1輸出的第一列列選信號Q0為高電平，DFF2輸出的第二列列選信號Q1為高電平，VP1為高電平，經過倒相器VP2為低電平，PCLK上升沿時，VP2為低電平，從而觸發產生Q0變為低電平，Q0變為低電平RS觸發器輸出低電平，VP1變為低電平，VP2變為高電平。在下一個PCLK上升沿觸發時，VP2為高電平,從而觸發Q0變為高電平，Q1變為低電平。Q1接下一個觸發器的輸入端，在PCLK上升沿依次觸發，產生第n-1列列選信號Qn。列選信號Qn和是反相關系，所以列選信號需要高電平脈沖和低電平脈沖均可。

在高頻下，比如100M時，1T_PCLK=10ns，本發明只需要HS的脈寬T_HS>1T_PCLK，不需要對行同步信號HS的脈寬做出過窄的限制，也不需要對行同步信號HS和像素時鐘信號PCLK提出相位差的要求。避免了電路中行同步信號HS窄脈沖的產生，增強了該電路的可靠性。

本發明不局限于上述實施方式，無論微顯示分辨率大小，凡是采用SR鎖存器1，反相器2，帶置位功能的D觸發器組3結構產生列選信號，均應落在本發明保護范圍之內。

本發明未涉及部分與現有技術相同或可采用現有技術加以實現。