本發明涉及顯示技術領域，特別涉及一種移位寄存器單元、其驅動方法、柵極驅動電路及顯示面板。

背景技術：

隨著顯示技術的飛速發展，顯示面板越來越向著高集成度和低成本的方向發展。其中，陣列基板行驅動(Gate Driver on Array，GOA)技術將薄膜晶體管(Thin Film Transistor，TFT)柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區域以及扇出(Fan-out)區域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產能和良率。

一般的柵極驅動電路均是由多個級聯的移位寄存器單元組成，通過各級移位寄存器單元實現依次向顯示面板上的各行柵線輸入掃描信號。目前，雖然可以通過輸入較多的不同功能的控制信號來實現掃描信號的輸出，但是這樣導致柵極驅動電路中組成各級移位寄存器單元的開關晶體管的個數較多，以及各開關晶體管之間連接的具體結構也比較復雜，導致工藝難度加大，生產成本增加，甚至由于需要使用較多的信號線將多種不同功能的控制信號輸入各級移位寄存器單元，從而造成顯示面板的開口率降低，使得該顯示面板不具備競爭力。

技術實現要素：

本發明實施例提供一種移位寄存器單元、其驅動方法、柵極驅動電路及顯示面板，不僅結構簡單，而且需要連接的用于實現掃描信號輸出的不同功能的信號線較少，從而簡化工藝復雜度，降低生產成本。

因此，本發明實施例提供了一種移位寄存器單元，包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，

所述輸入模塊分別與輸入信號端以及第一節點相連；所述輸入模塊用于在所述輸入信號端的控制下將所述輸入信號端的信號提供給所述第一節點；

所述復位模塊分別與復位信號端、第一參考信號端以及所述第一節點相連；所述復位模塊用于在所述復位信號端的控制下將所述第一參考信號端的信號提供給所述第一節點；

所述第一控制模塊分別與所述第一參考信號端、所述第一節點以及第二節點相連；所述第一控制模塊用于在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述第一節點；

所述第二控制模塊分別與所述第一參考信號端、第二參考信號端、所述第一節點以及所述第二節點相連；所述第二控制模塊用于在所述第二參考信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述第一節點的信號的控制下將所述第一參考信號端的信號提供給所述第二節點；

所述第一輸出模塊分別與時鐘信號端、所述第一節點以及所述移位寄存器單元的驅動信號輸出端相連；所述第一輸出模塊用于在所述第一節點的信號的控制下將所述時鐘信號端的信號提供給所述驅動信號輸出端，以及在所述第一節點處于浮接狀態時保持所述第一節點與所述驅動信號輸出端之間的電壓差穩定；

所述第二輸出模塊分別與所述第一參考信號端、所述第二節點以及所述驅動信號輸出端相連；所述第二輸出模塊用于在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述第二控制模塊包括：第一開關晶體管、第二開關晶體管以及第三開關晶體管；其中，

所述第一開關晶體管的控制極與其第一極、以及所述第二開關晶體管的第一極均與所述第二參考信號端相連，所述第一開關晶體管的第二極與所述第二開關晶體管的控制極相連；

所述第二開關晶體管的控制極與其第二極均與所述第二節點相連；

所述第三開關晶體管的控制極與所述第一節點相連，第一極與所述第一參考信號端相連，第二極與所述第二節點相連。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述輸入模塊包括：第四開關晶體管；其中，

所述第四開關晶體管的控制極與其第一極均與所述輸入信號端相連，第二極與所述第一節點相連。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述復位模塊包括：第五開關晶體管；其中，

所述第五開關晶體管的控制極與所述復位信號端相連，第一極與所述第一參考信號端相連，第二極與所述第一節點相連。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述第一控制模塊包括：第六開關晶體管；其中，

所述第六開關晶體管的控制極與所述第二節點相連，第一極與所述第一參考信號端相連，第二極與所述第一節點相連。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述第一輸出模塊包括：第七開關晶體管與電容；其中，

所述第七開關晶體管的控制極與所述第一節點相連，第一極與所述時鐘信號端相連，第二極與所述驅動信號輸出端相連；

所述電容的第一端與所述第一節點相連，第二端與所述驅動信號輸出端相連。

在一種可能的實施方式中，在本發明實施例提供的上述移位寄存器單元中，所述第二輸出模塊包括：第八開關晶體管；其中，

所述第八開關晶體管的控制極與所述第二節點相連，第一極與所述第一參考信號端相連，第二極與所述驅動信號輸出端相連。

相應地，本發明實施例還提供了一種柵極驅動電路，包括級聯的多個本發明實施例提供的上述任一種移位寄存器單元；其中，

第一級移位寄存器單元的輸入信號端與第一幀觸發信號端相連；

第二級移位寄存器單元的輸入信號端與第二幀觸發信號端相連；

第三級移位寄存器單元的輸入信號端與第三幀觸發信號端相連；

相鄰的四個移位寄存器單元中，第四個移位寄存器單元的輸入信號端與第一個移位寄存器單元的驅動信號輸出端相連；

相鄰的五個移位寄存器單元中，第一個移位寄存器單元的復位信號端與第五個移位寄存器單元的驅動信號輸出端相連。

相應地，本發明實施例還提供了一種顯示面板，包括本發明實施例提供的上述柵極驅動電路。

相應地，本發明實施例還提供了一種本發明實施例提供的上述任一種移位寄存器單元的驅動方法，包括：第一階段、第二階段、第三階段以及第四階段；其中，

在所述第一階段，所述輸入模塊在所述輸入信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第二控制模塊在所述第二參考信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述第一節點的信號的控制下將所述第一參考信號端的信號提供給所述第二節點；所述第一輸出模塊在所述第一節點的信號的控制下將所述時鐘信號端的信號提供給所述驅動信號輸出端；

在所述第二階段，所述第一輸出模塊在所述第一節點處于浮接狀態時保持所述第一節點與所述驅動信號輸出端之間的電壓差穩定，以及在所述第一節點的信號的控制下將所述時鐘信號端的信號提供給所述驅動信號輸出端；所述第二控制模塊在所述第二參考信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述第一節點的信號的控制下將所述第一參考信號端的信號提供給所述第二節點；

在所述第三階段，所述復位模塊在所述復位信號端的控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二控制模塊在所述第二參考信號端的控制下將所述第二參考信號端的信號提供給所述第二節點；所述第一控制模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二輸出模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端；

在所述第四階段，所述第二控制模塊在所述第二參考信號端的控制下將所述第二參考信號端的信號提供給所述第二節點；所述第一控制模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二輸出模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端。

本發明有益效果如下：

本發明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示面板，包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號端的控制下將輸入信號端的信號提供給第一節點；復位模塊用于在復位信號端的控制下將第一參考信號端的信號提供給第一節點；第一控制模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給第一節點；第二控制模塊用于在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點，以及在第一節點的信號的控制下將第一參考信號端的信號提供給第二節點；第一輸出模塊用于在第一節點的信號的控制下將時鐘信號端的信號提供給驅動信號輸出端，以及在第一節點處于浮接狀態時保持第一節點與驅動信號輸出端之間的電壓差穩定；第二輸出模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給驅動信號輸出端。因此，通過上述六個模塊的相互配合，能夠通過簡單的結構以及較少的信號線來實現驅動信號輸出端的輸出，從而簡化制備工藝，降低生產成本。

附圖說明

圖1為本發明實施例提供的移位寄存器單元的結構示意圖；

圖2a為本發明實施例提供的移位寄存器單元的具體結構示意圖之一；

圖2b為本發明實施例提供的移位寄存器單元的具體結構示意圖之二；

圖3a為圖2a所示的移位寄存器單元的電路時序圖；

圖3b為圖2b所示的移位寄存器單元的電路時序圖；

圖4為本發明實施例提供的柵極驅動電路的結構示意圖；

圖5為本發明實施例提供的移位寄存器單元的驅動方法的流程圖。

具體實施方式

為了使本發明的目的，技術方案和優點更加清楚，下面結合附圖，對本發明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示面板的具體實施方式進行詳細地說明。應當理解，下面所描述的優選實施例僅用于說明和解釋本發明，并不用于限定本發明。并且在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

本發明實施例提供了一種移位寄存器單元，如圖1所示，包括：輸入模塊1、復位模塊2、第一控制模塊3、第二控制模塊4、第一輸出模塊5以及第二輸出模塊6；其中，

輸入模塊1分別與輸入信號端Input以及第一節點A相連；輸入模塊1用于在輸入信號端Input的控制下將輸入信號端Input的信號提供給第一節點A；

復位模塊2分別與復位信號端Reset、第一參考信號端VSS以及第一節點A相連；復位模塊2用于在復位信號端Reset的控制下將第一參考信號端VSS的信號提供給第一節點A；

第一控制模塊3分別與第一參考信號端VSS、第一節點A以及第二節點B相連；第一控制模塊3用于在第二節點B的信號的控制下將第一參考信號端VSS的信號提供給第一節點A；

第二控制模塊4分別與第一參考信號端VSS、第二參考信號端VDD、第一節點A以及第二節點B相連；第二控制模塊4用于在第二參考信號端VDD的控制下將第二參考信號端VDD的信號提供給第二節點B，以及在第一節點A的信號的控制下將第一參考信號端VSS的信號提供給第二節點B；

第一輸出模塊5分別與時鐘信號端CLK、第一節點A以及移位寄存器單元的驅動信號輸出端Output相連；第一輸出模塊5用于在第一節點A的信號的控制下將時鐘信號端CLK的信號提供給驅動信號輸出端Output，以及在第一節點A處于浮接狀態時保持第一節點A與驅動信號輸出端Output之間的電壓差穩定；

第二輸出模塊6分別與第一參考信號端VSS、第二節點B以及驅動信號輸出端Output相連；第二輸出模塊6用于在第二節點B的信號的控制下將第一參考信號端VSS的信號提供給驅動信號輸出端Output。

本發明實施例提供的上述移位寄存器單元，包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號端的控制下將輸入信號端的信號提供給第一節點；復位模塊用于在復位信號端的控制下將第一參考信號端的信號提供給第一節點；第一控制模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給第一節點；第二控制模塊用于在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點，以及在第一節點的信號的控制下將第一參考信號端的信號提供給第二節點；第一輸出模塊用于在第一節點的信號的控制下將時鐘信號端的信號提供給驅動信號輸出端，以及在第一節點處于浮接狀態時保持第一節點與驅動信號輸出端之間的電壓差穩定；第二輸出模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給驅動信號輸出端。因此，本發明實施例提供的移位寄存器單元通過上述六個模塊的相互配合，能夠通過簡單的結構以及較少的信號線來實現驅動信號輸出端的輸出，從而簡化制備工藝，降低生產成本。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端的有效脈沖信號為高電位時，第一參考信號端的電位為低電位，第二參考信號端的電位為高電位；或者，在輸入信號端的有效脈沖信號為低電位時，第一參考信號端的電位為高電位，第二參考信號端的電位為低電位。

下面結合具體實施例，對本發明進行詳細說明。需要說明的是，本實施例中是為了更好的解釋本發明，但不限制本發明。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第二控制模塊4具體可以包括：第一開關晶體管M1、第二開關晶體管M2以及第三開關晶體管M3；其中，

第一開關晶體管M1的控制極與其第一極、以及第二開關晶體管的第一極均與第二參考信號端VDD相連，第一開關晶體管M1的第二極與第二開關晶體管M2的控制極相連；

第二開關晶體管M2的控制極與其第二極均與第二節點B相連；

第三開關晶體管M3的控制極與第一節點A相連，第一極與第一參考信號端VSS相連，第二極與第二節點B相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第一開關晶體管M1、第二開關晶體管M2以及第三開關晶體管M3均可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第一開關晶體管M1、第二開關晶體管M2以及第三開關晶體管M3均可以為P型開關晶體管。在實際應用中，第一開關晶體管M1、第二開關晶體管M2以及第三開關晶體管M3的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第一開關晶體管在第二參考信號端的控制下處于導通狀態時，將第二參考信號端的信號提供給第二開關晶體管的控制極。第二開關晶體管在其控制極的信號的控制下處于導通狀態時，將第二參考信號端的信號提供給第二節點。由于第一開關晶體管與第二開關晶體管可以構成靜電環結構，即形成具有可變電阻的功能的結構，即在第一開關晶體管的第一極與第二開關晶體管的第二極之間的電壓差越大時，流經第一開關晶體管的第一極與第二開關晶體管的第二極之間的電流就越大；在第一開關晶體管的第一極與第二開關晶體管的第二極之間的電壓差非常小時，流經第一開關晶體管的第一極與第二開關晶體管的第二極之間的電流可以近似為0。第三開關晶體管在第一節點的信號的控制下處于導通狀態時，將第一參考信號端的信號提供給第二節點。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中第二控制模塊的具體結構，在具體實施時，第二控制模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，輸入模塊1具體可以包括：第四開關晶體管M4；其中，

第四開關晶體管M4的控制極與其第一極均與輸入信號端Input相連，第二極與第一節點A相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第四開關晶體管M4可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第四開關晶體管M4也可以為P型開關晶體管。在實際應用中，第四開關晶體管M4的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第四開關晶體管在輸入信號端的控制下處于導通狀態時，將輸入信號端的信號提供給第一節點。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中輸入模塊的具體結構，在具體實施時，輸入模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，復位模塊2具體可以包括：第五開關晶體管M5；其中，

第五開關晶體管M5的控制極與復位信號端Reset相連，第一極與第一參考信號端VSS相連，第二極與第一節點A相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在復位信號端Reset的有效脈沖信號為高電位時，如圖2a所示，第五開關晶體管M5可以為N型開關晶體管。或者，在復位信號端Reset的有效脈沖信號為低電位時，如圖2b所示，第五開關晶體管M5也可以為P型開關晶體管。在實際應用中，第五開關晶體管M5的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第五開關晶體管在復位信號端的控制下處于導通狀態時，將第一參考信號端的信號提供給第一節點。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第五開關晶體管M5可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第五開關晶體管M5也可以為P型開關晶體管。在實際應用中，第五開關晶體管M5的具體類型需要根據實際應用環境來設計確定，在此不作限定。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中復位模塊的具體結構，在具體實施時，復位模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第一控制模塊3具體可以包括：第六開關晶體管M6；其中，

第六開關晶體管M6的控制極與第二節點B相連，第一極與第一參考信號端VSS相連，第二極與第一節點A相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第六開關晶體管M6可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第六開關晶體管M6也可以為P型開關晶體管。在實際應用中，第六開關晶體管M6的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第六開關晶體管在第二節點的信號的控制下處于導通狀態時，將第一參考信號端的信號提供給第一節點。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中第一控制模塊的具體結構，在具體實施時，第一控制模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第一輸出模塊5具體可以包括：第七開關晶體管M7與電容C；其中，

第七開關晶體管M7的控制極與第一節點A相連，第一極與時鐘信號端CLK相連，第二極與驅動信號輸出端Output相連；

電容C的第一端與第一節點A相連，第二端與驅動信號輸出端Output相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第七開關晶體管M7可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第七開關晶體管M7也可以為P型開關晶體管。在實際應用中，第七開關晶體管M7的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第七開關晶體管在第一節點的信號的控制下處于導通狀態時，將時鐘信號端的信號提供給驅動信號輸出端。在第一節點處于浮接狀態時，由于電容的自舉作用，可以保持其兩端的電壓差穩定，即保持第一節點與驅動信號輸出端之間的電壓差穩定。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中第一輸出模塊的具體結構，在具體實施時，第一輸出模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

具體地，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第二輸出模塊6具體可以包括：第八開關晶體管M8；其中，

第八開關晶體管M8的控制極與第二節點B相連，第一極與第一參考信號端VSS相連，第二極與驅動信號輸出端Output相連。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，在輸入信號端Input的有效脈沖信號為高電位時，如圖2a所示，第八開關晶體管M8可以為N型開關晶體管。或者，在輸入信號端Input的有效脈沖信號為低電位時，如圖2b所示，第八開關晶體管M8也可以為P型開關晶體管。在實際應用中，第八開關晶體管M8的具體類型需要根據實際應用環境來設計確定，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器單元中，第八開關晶體管在第二節點的信號的控制下處于導通狀態時，將第一參考信號端的信號提供給驅動信號輸出端。

以上僅是舉例說明本發明實施例提供的移位寄存器單元中第二輸出模塊的具體結構，在具體實施時，第二輸出模塊的具體結構不限于本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不做限定。

進一步地，為了簡化制備工藝，在具體實施時，在本發明實施例提供的上述移位寄存器單元中，如圖2a所示，所有開關晶體管均可以為N型開關晶體管。或者，如圖2b所示，所有開關晶體管均可以為P型開關晶體管。

進一步的，在具體實施時，N型開關晶體管在高電位作用下導通，在低電位作用下截止；P型開關晶體管在高電位作用下截止，在低電位作用下導通。

需要說明的是，本發明上述實施例中提到的開關晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導體場效應管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實施中，這些開關晶體管的第一極和第二極根據開關晶體管類型以及信號端的信號的不同，可以將第一極作為開關晶體管的源極或漏極，以及將第二極作為開關晶體管的漏極或源極，在此不作限定。

下面結合電路時序圖對本發明實施例提供的上述移位寄存器單元的工作過程作以描述。下述描述中以1表示高電位信號，0表示低電位信號，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發明實施例提供的上述移位寄存器單元的工作過程，而不是在具體實施時施加在各開關晶體管的控制極上的電位。

實施例一、

以圖2a所示的移位寄存器單元的結構為例對其工作過程作以描述，其中，在圖2a所示的移位寄存器單元中，所有開關晶體管均為N型開關晶體管；第一參考信號端VSS的電位為低電位，第二參考信號端VDD的電位為高電位；對應的輸入輸出時序圖如圖3a所示，具體地，選取如圖3a所示的輸入輸出時序圖中的T1、T2、T3和T4四個階段。

在T1階段，Input＝1，Reset＝0，CLK＝0。

由于Input＝1，因此第四開關晶體管M4導通。由于第四開關晶體管M4導通并將高電位的輸入信號端Input的信號提供給第一節點A，因此第一節點A的電位為高電位。由于第一節點A的電位為高電位，因此第三開關晶體管M3和第七開關晶體管M7均導通，電容C充電。由于第七開關晶體管M7導通并將低電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output的電位為低電位，即驅動信號輸出端Output輸出低電位的掃描信號。由于VDD＝1，因此第一開關晶體管M1導通并將高電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將高電位的第二參考信號端VDD的信號提供給第二節點B。由于導通的第三開關晶體管M3可以導通低電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為低電位。由于第二節點B的電位為低電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝0，因此第五開關晶體管M5截止。

在T2階段，Input＝0，Reset＝0，CLK＝1。

由于Input＝0，因此第四開關晶體管M4截止，使得第一節點A處于浮接狀態。由于第一節點A處于浮接狀態，由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此保持第一節點A的電位為高電位。由于第一節點A的電位為高電位，因此第三開關晶體管M3和第七開關晶體管M7均導通。由于第七開關晶體管M7導通并將高電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output的電位為高電位。由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此使第一節點A的電位被進一步拉高，使得第三開關晶體管M3和第七開關晶體管M7完全導通，從而使第七開關晶體管M7可以無電壓損失的將高電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output輸出高電位的掃描信號。由于VDD＝1，因此第一開關晶體管M1導通并將高電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將高電位的第二參考信號端VDD的信號提供給第二節點B。由于完全導通的第三開關晶體管M3可以導通低電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為低電位。由于第二節點B的電位為低電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝0，因此第五開關晶體管M5截止。

之后，Input＝0，Reset＝0，CLK＝0。

由于Input＝0，因此第四開關晶體管M4截止，使得第一節點A處于浮接狀態。由于第一節點A處于浮接狀態，由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此保持第一節點A的電位為高電位。由于第一節點A的電位為高電位，因此第三開關晶體管M3和第七開關晶體管M7均導通。由于第七開關晶體管M7導通并將低電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為低電位，因此驅動信號輸出端Output輸出低電位的掃描信號。由于VDD＝1，因此第一開關晶體管M1導通并將高電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將高電位的第二參考信號端VDD的信號提供給第二節點B。由于導通的第三開關晶體管M3可以導通低電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為低電位。由于第二節點B的電位為低電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝0，因此第五開關晶體管M5截止。

在T3階段，Input＝0，Reset＝1，CLK＝1。

由于Reset＝1，因此第五開關晶體管M5導通。由于第五開關晶體管M5導通并將低電位的第一參考信號端VSS的信號提供給第一節點A，因此第一節點A的電位為低電位。由于第一節點A的電位為低電位，因此第三開關晶體管M3和第七開關晶體管M7均截止。由于VDD＝1，因此第一開關晶體管導通并將高電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將高電位的第二參考信號端VDD的信號提供給第二節點B。由于第三開關晶體管M3截止，因此第一開關晶體管M1的第一極與第三開關晶體管M3的第二極不能形成電流通路，使得第二節點B的電位穩定為高電位。由于第二節點B的電位為高電位，因此第六開關晶體管M6與第八開關晶體管M8均導通。由于第六開關晶體管M6導通并將低電位的第一參考信號端VSS的信號提供給第一節點A，進一步保證第一節點A的電位為低電位。由于第八開關晶體管M8導通并將低電位的第一參考信號端VSS的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為低電位，因此驅動信號輸出端Output輸出低電位的掃描信號。

在T4階段，Input＝0，Reset＝0，CLK＝0。

由于VDD＝1，因此第一開關晶體管M1導通并將高電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將高電位的第二參考信號端VDD的信號提供給第二節點B，因此第二節點B的電位穩定為高電位。由于第二節點B的電位為高電位，因此第六開關晶體管M6與第八開關晶體管M8均導通。由于第八開關晶體管M8導通并將低電位的第一參考信號端VSS的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為低電位，因此驅動信號輸出端Output輸出低電位的掃描信號。由于第六開關晶體管M6導通并將低電位的第一參考信號端VSS的信號提供給第一節點A，因此第一節點A的電位為低電位。由于第一節點A的電位為低電位，因此第三開關晶體管M3和第七開關晶體管M7均截止。

之后，Input＝0，Reset＝0，CLK＝1。具體工作過程與T4階段在Input＝0，Reset＝0，CLK＝0時的工作過程基本相同，在此不作贅述。

本發明實施例提供的上述移位寄存器單元，在T4階段之后，一直重復執行T4階段的工作過程，直至輸入信號端Input的電位再次變為高電位。

在實際應用中，一般將第一參考信號端的電壓設置為-8V，將第二參考信號端的電壓設置為30V。在T1階段，由于第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極可以形成電流通路，可以使第二節點B的低電位的電壓穩定為0V。在T2階段，由于第一開關晶體管M1的第一極與完全導通的第三開關晶體管的M3的第二極可以形成電流通路，可以使第二節點B的低電位的電壓穩定為-4V。在T3階段，由于第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極可以形成電流通路，可以使第二節點B的低電位的電壓穩定為0V。

實施例一中的移位寄存器單元由于僅包括8個開關晶體管和1個電容，因此結構簡單，可以通過較少的用于輸入不同信號的信號線來實現掃描信號的輸出，從而簡化制備工藝，降低生產成本。并且由于第一開關晶體管和第二開關晶體管可以形成靜電環結構，即類似于可變電阻的功能，可以在T2階段之后使第二節點近似為高電位的第二參考信號端的電壓信號，從而保證第六開關晶體管與第八開關晶體管的導通，以保證驅動信號輸出端可以穩定的輸出低電位的掃描信號。

實施例二、

以圖2b所示的移位寄存器單元的結構為例對其工作過程作以描述，其中，在圖2b所示的移位寄存器單元中，所有開關晶體管均為P型開關晶體管；第一參考信號端VSS的電位為高電位，第二參考信號端VDD的電位為低電位；對應的輸入輸出時序圖如圖3b所示，具體地，選取如圖3b所示的輸入輸出時序圖中的T1、T2、T3和T4四個階段。

在T1階段，Input＝0，Reset＝1，CLK＝1。

由于Input＝0，因此第四開關晶體管M4導通。由于第四開關晶體管M4導通并將高電位的輸入信號端Input的信號提供給第一節點A，因此第一節點A的電位為低電位。由于第一節點A的電位為低電位，因此第三開關晶體管M3和第七開關晶體管M7均導通，電容C充電。由于第七開關晶體管M7導通并將高電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output的電位為高電位，即驅動信號輸出端Output輸出高電位的掃描信號。由于VDD＝0，因此第一開關晶體管M1導通并將低電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將低電位的第二參考信號端VDD的信號提供給第二節點B。由于導通的第三開關晶體管M3可以導通高電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為高電位。由于第二節點B的電位為高電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝1，因此第五開關晶體管M5截止。

在T2階段，Input＝1，Reset＝1，CLK＝0。

由于Input＝1，因此第四開關晶體管M4截止，使得第一節點A處于浮接狀態。由于第一節點A處于浮接狀態，由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此保持第一節點A的電位為低電位。由于第一節點A的電位為低電位，因此第三開關晶體管M3和第七開關晶體管M7均導通。由于第七開關晶體管M7導通并將低電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output的電位為低電位。由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此使第一節點A的電位被進一步拉低，使得第三開關晶體管M3和第七開關晶體管M7完全導通，從而使第七開關晶體管M7可以無電壓損失的將低電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output輸出低電位的掃描信號。由于VDD＝0，因此第一開關晶體管M1導通并將低電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將低電位的第二參考信號端VDD的信號提供給第二節點B。由于完全導通的第三開關晶體管M3可以導通高電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為高電位。由于第二節點B的電位為高電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝1，因此第五開關晶體管M5截止。

之后，Input＝1，Reset＝1，CLK＝1。

由于Input＝1，因此第四開關晶體管M4截止，使得第一節點A處于浮接狀態。由于第一節點A處于浮接狀態，由于電容C的自舉作用，可以保持其兩端的電壓差穩定，因此保持第一節點A的電位為低電位。由于第一節點A的電位為低電位，因此第三開關晶體管M3和第七開關晶體管M7均導通。由于第七開關晶體管M7導通并將高電位的時鐘信號端CLK的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為高電位，因此驅動信號輸出端Output輸出高電位的掃描信號。由于VDD＝0，因此第一開關晶體管M1導通并將低電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將低電位的第二參考信號端VDD的信號提供給第二節點B。由于導通的第三開關晶體管M3可以導通高電位的第一參考信號端VSS與第二節點B，因此第一開關晶體管M1的第一極與第三開關晶體管的M3的第二極形成電流通路，使第二節點B的電位穩定為高電位。由于第二節點B的電位為高電位，因此第六開關晶體管M6與第八開關晶體管M8均截止。由于Reset＝1，因此第五開關晶體管M5截止。

在T3階段，Input＝1，Reset＝0，CLK＝0。

由于Reset＝0，因此第五開關晶體管M5導通。由于第五開關晶體管M5導通并將高電位的第一參考信號端VSS的信號提供給第一節點A，因此第一節點A的電位為高電位。由于第一節點A的電位為高電位，因此第三開關晶體管M3和第七開關晶體管M7均截止。由于VDD＝0，因此第一開關晶體管導通并將低電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將低電位的第二參考信號端VDD的信號提供給第二節點B。由于第三開關晶體管M3截止，因此第一開關晶體管M1的第一極與第三開關晶體管M3的第二極不能形成電流通路，使得第二節點B的電位穩定為低電位。由于第二節點B的電位為低電位，因此第六開關晶體管M6與第八開關晶體管M8均導通。由于第六開關晶體管M6導通并將高電位的第一參考信號端VSS的信號提供給第一節點A，進一步保證第一節點A的電位為高電位。由于第八開關晶體管M8導通并將高電位的第一參考信號端VSS的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為高電位，因此驅動信號輸出端Output輸出高電位的掃描信號。

在T4階段，Input＝1，Reset＝1，CLK＝1。

由于VDD＝0，因此第一開關晶體管M1導通并將低電位的第二參考信號端VDD的信號提供給第二開關晶體管M2的控制極，因此第二開關晶體管M2導通并將低電位的第二參考信號端VDD的信號提供給第二節點B，因此第二節點B的電位穩定為低電位。由于第二節點B的電位為低電位，因此第六開關晶體管M6與第八開關晶體管M8均導通。由于第八開關晶體管M8導通并將高電位的第一參考信號端VSS的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output的電位為高電位，因此驅動信號輸出端Output輸出高電位的掃描信號。由于第六開關晶體管M6導通并將高電位的第一參考信號端VSS的信號提供給第一節點A，因此第一節點A的電位為高電位。由于第一節點A的電位為高電位，因此第三開關晶體管M3和第七開關晶體管M7均截止。

之后，Input＝1，Reset＝1，CLK＝0。具體工作過程與T4階段在Input＝1，Reset＝1，CLK＝1時的工作過程基本相同，在此不作贅述。

本發明實施例提供的上述移位寄存器單元，在T4階段之后，一直重復執行T4階段的工作過程，直至輸入信號端Input的電位再次變為高電位。

實施例二中的移位寄存器單元由于僅包括8個開關晶體管和1個電容，因此結構簡單，可以通過較少的用于輸入不同信號的信號線來實現掃描信號的輸出，從而簡化制備工藝，降低生產成本。并且由于第一開關晶體管和第二開關晶體管可以形成靜電環結構，即類似于可變電阻的功能，可以在T2階段之后使第二節點近似為低電位的第二參考信號端的電壓信號，從而保證第六開關晶體管與第八開關晶體管的導通，以保證驅動信號輸出端可以穩定的輸出高電位的掃描信號。

基于同一發明構思，本發明實施例還提供了一種本發明實施例提供的任一種移位寄存器單元的驅動方法，如圖4所示，包括：第一階段、第二階段、第三階段以及第四階段；其中，

S401、在第一階段，輸入模塊在輸入信號端的控制下將輸入信號端的信號提供給第一節點；第二控制模塊在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點，以及在第一節點的信號的控制下將第一參考信號端的信號提供給第二節點；第一輸出模塊在第一節點的信號的控制下將時鐘信號端的信號提供給驅動信號輸出端；

S402、在第二階段，第一輸出模塊在第一節點處于浮接狀態時保持第一節點與驅動信號輸出端之間的電壓差穩定，以及在第一節點的信號的控制下將時鐘信號端的信號提供給驅動信號輸出端；第二控制模塊在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點，以及在第一節點的信號的控制下將第一參考信號端的信號提供給第二節點；

S403、在第三階段，復位模塊在復位信號端的控制下將第一參考信號端的信號提供給第一節點；第二控制模塊在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點；第一控制模塊在第二節點的信號的控制下將第一參考信號端的信號提供給第一節點；第二輸出模塊在第二節點的信號的控制下將第一參考信號端的信號提供給驅動信號輸出端；

S404、在第四階段，第二控制模塊在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點；第一控制模塊在第二節點的信號的控制下將第一參考信號端的信號提供給第一節點；第二輸出模塊在第二節點的信號的控制下將第一參考信號端的信號提供給驅動信號輸出端。

本發明實施例提供的上述移位寄存器單元的驅動方法，能夠通過簡單的結構以及較少的信號線來實現驅動信號輸出端的輸出，從而簡化制備工藝，降低生產成本。

基于同一發明構思，本發明實施例還提供了一種柵極驅動電路，如圖5所示，包括：級聯的多個本發明實施例提供的上述任一種移位寄存器單元：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N個移位寄存器單元，1≤n≤N)；其中，

第一級移位寄存器單元SR(1)的輸入信號端Input與第一幀觸發信號端STV1相連；

第二級移位寄存器單元SR(2)的輸入信號端Input與第二幀觸發信號端STV2相連；

第三級移位寄存器單元SR(3)的輸入信號端Input與第三幀觸發信號端STV3相連；

相鄰的四個移位寄存器單元中，第四個移位寄存器單元SR(n+1)的輸入信號端Input與第一個移位寄存器單元SR(n-2)的驅動信號輸出端Output相連；

相鄰的五個移位寄存器單元中，第一個移位寄存器單元SR(n-2)的復位信號端Reset與第五個移位寄存器單元SR(n+2)的驅動信號輸出端Output相連。

具體地，上述柵極驅動電路中的每個移位寄存器單元的具體結構與本發明上述移位寄存器單元在功能和結構上均相同，重復之處不再贅述。該柵極驅動電路可以應用于液晶顯示面板中，也可以應用于有機電致發光顯示面板中，在此不作限定。

具體地，在本發明提供的上述柵極驅動電路中，第一幀觸發信號端、第二幀觸發信號端以及第三幀觸發信號端可以為同一幀觸發信號端。

具體地，在本發明提供的上述柵極驅動電路中，如圖5所示，各級移位寄存器單元的第一參考信號端VSS均與同一信號端即第一直流信號端vss相連；各級移位寄存器單元的第二參考信號端VDD均與同一信號端即第二直流信號端vdd相連。

具體地，在本發明提供的上述柵極驅動電路中，如圖5所示，第6k+1級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第一時鐘端ck1相連；第6k+2級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第二時鐘端ck2相連；第6k+3級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第三時鐘端ck3相連；第6k+4級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第四時鐘端ck4相連；第6k+5級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第五時鐘端ck5相連；第6k+6級移位寄存器單元的時鐘信號端CLK均與同一時鐘端即第六時鐘端ck6相連；其中，k為大于或等于0的整數。并且，第一時鐘端ck1的信號與第四時鐘端ck4的信號相位相反，周期相同；第二時鐘端ck2的信號與第五時鐘端ck5的信號相位相反，周期相同；第三時鐘端ck3的信號與第六時鐘端ck6的信號相位相反，周期相同。

基于同一發明構思，本發明實施例還提供了一種顯示面板，包括本發明實施例提供的上述柵極驅動電路。該顯示面板解決問題的原理與前述移位寄存器單元相似，因此該顯示面板的實施可以參見前述移位寄存器單元的實施，重復之處在此不再贅述。

在具體實施時，本發明實施例提供的上述顯示面板可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。對于該顯示面板的其它必不可少的組成部分均為本領域的普通技術人員應該理解具有的，在此不做贅述，也不應作為對本發明的限制。

本發明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示面板，包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號端的控制下將輸入信號端的信號提供給第一節點；復位模塊用于在復位信號端的控制下將第一參考信號端的信號提供給第一節點；第一控制模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給第一節點；第二控制模塊用于在第二參考信號端的控制下將第二參考信號端的信號提供給第二節點，以及在第一節點的信號的控制下將第一參考信號端的信號提供給第二節點；第一輸出模塊用于在第一節點的信號的控制下將時鐘信號端的信號提供給驅動信號輸出端，以及在第一節點處于浮接狀態時保持第一節點與驅動信號輸出端之間的電壓差穩定；第二輸出模塊用于在第二節點的信號的控制下將第一參考信號端的信號提供給驅動信號輸出端。因此，通過上述六個模塊的相互配合，能夠通過簡單的結構以及較少的信號線來實現驅動信號輸出端的輸出，從而簡化制備工藝，降低生產成本。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。