本發明涉及顯示器技術領域，特別是涉及一種驅動電路及液晶顯示裝置。

背景技術：

隨著顯示器的不斷發展，顯示器的顯示模式越來越多。比如現有的顯示器的顯示模式包括二維和三維顯示模式，也即可以同時實現二維顯示和三維顯示。但是，現有的顯示器存在著充放電能力不足以及驅動芯片溫度過高的問題，從而制約了顯示器的進一步發展。

目前通過改變顯示器的像素排布結構以及像素的驅動方式以解決現有技術的問題。但是對于柵線寄生電容(Cst on gate)的像素設計。如圖1所示，圖1給出一個像素單元(RGB)的柵線寄生電容的像素結構，Gn至Gn+2表示第n行至第n+2行的掃描線，Dn表示第n條數據線，其中Cst為存儲電容，Cgs為薄膜晶體管的柵極與源極之間的等效電容，Clc為液晶電容，Com為公共電極。

圖2給出現有的顯示器的結構示意圖。如圖2所示，現有的顯示器包括：多個像素單元10。每個像素單元10包括依次相鄰的一第一像素11、一第二像素12、一第三像素13，也即第一像素11、第二像素12、第三像素13在豎直方向相鄰；比如第一像素11為藍色像素，第二像素12為綠色像素，第三像素13為紅色像素。也即顯示器的像素沿豎直方向的排列順序為藍色像素、綠色像素、紅色像素。

如圖3所示，Line1至Line12分別表示第1至12行像素的掃描線。在二維顯示模式下，依次向第2行、第1行、第3行、第5行、第4行、第6行、第8行、第7行、第9行、第11行、第10行、第12行像素對應的掃描線輸入掃描信號；也即將由上至下的掃描順序變為交錯掃描順序。

結合圖4，通常位于同一列中相鄰兩個同一顏色的像素的電位一高(H)一低(L)，因此通過錯位掃描的方式，可以有效避開電位HLHLHL順序切換，而形成HHHLLL(排除第一條的L)的切換，從而降低充放電頻率，也即提高了充電能力。其次，當充放電頻率降低時，也會使得驅動芯片的溫度降低。且由于人眼對藍色的敏感度較低，故僅將藍色至于高電位與低電位的切換點，確保了顏色的均勻性。

在啟用上述掃描方式時，Gn+1先于Gn關閉，在Gn關閉時，由于虛線框內所示的電容Cst的耦合將Gn+1的像素電壓拉低，這個現象會出現在第2、5、8等行。而由于正負電壓都被拉低，導致這些行的像素的公共電壓下移，可能會出現閃爍或顯示不均的問題。

因此，有必要提供一種驅動電路及液晶顯示裝置，以解決現有技術所存在的問題。

技術實現要素：

本發明的目的在于提供一種驅動電路及液晶顯示裝置，能夠提高顯示效果。

為解決上述技術問題，本發明提供一種驅動電路，其包括：

時序控制芯片，用于向可編程伽瑪校正緩沖芯片提供控制信號和向源驅動芯片提供數字信號；

所述可編程伽瑪校正緩沖芯片，用于在所述控制信號的控制下，當所述時序控制芯片輸出第3n行像素和第3n+1行像素的數字信號時，向所述源驅動芯片輸出第一參考電壓；以及當所述時序控制芯片輸出第3n+2行像素的數字信號時，向所述源驅動芯片輸出第二參考電壓；

所述源驅動芯片，用于接收所述第一參考電壓和所述第二參考電壓以及所述數字信號，并根據所述第一參考電壓、所述第二參考電壓以及所述數字信號生成數據電壓。

在本發明的驅動電路中，所述數據電壓包括第一數據電壓和第二數據電壓，所述源驅動芯片，還用于根據所述第一參考電壓以及所述數字信號生成第一數據電壓以及根據所述第二參考電壓以及所述數字信號生成第二數據電壓。

在本發明的驅動電路中，所述第一數據電壓等于預設數據電壓，所述第二數據電壓與所述預設數據電壓之間的差值等于預設值。

在本發明的驅動電路中，所述第二數據電壓與所述預設數據電壓之間的差值ΔV如下所示：

其中Vgh為薄膜晶體管的開啟電壓，Vgl為薄膜晶體管的關閉電壓，Cst為存儲電容，Cgs為薄膜晶體管的柵極與源極之間的等效電容，Clc為液晶電容。

在本發明的驅動電路中，所述時序控制芯片分別與所述可編程伽瑪校正緩沖芯片以及所述源驅動芯片電性連接，所述可編程伽瑪校正緩沖芯片與所述源驅動芯片電性連接。

在本發明的驅動電路中，所述時序控制芯片包括控制端和第一輸出端，所述控制端用于輸出所述控制信號，所述第一輸出端用于輸出所述數字信號；

所述可編程伽瑪校正緩沖芯片包括第一輸入端、第二輸出端以及第三輸出端，所述第一輸入端用于輸入所述控制信號；所述第二輸出端用于輸出所述第一參考電壓；所述第三輸出端用于輸出所述第二參考電壓；

所述源驅動芯片包括第二輸入端、第三輸入端以及第四輸入端；所述第二輸入端用于輸入所述數字信號；所述第三輸入端用于輸入所述第一參考電壓；所述第四輸入端用于輸出所述第二參考電壓；

所述控制端與所述第一輸入端連接，所述第一輸出端與所述第二輸入端連接，所述第二輸出端與所述第三輸入端連接，所述第三輸出端與所述第四輸入端連接。

本發明還提供一種液晶顯示裝置，其包括：液晶顯示面板和驅動電路，所述驅動電路包括：

時序控制芯片，用于向可編程伽瑪校正緩沖芯片提供控制信號和向源驅動芯片提供數字信號；

所述可編程伽瑪校正緩沖芯片，用于在所述控制信號的控制下，當所述時序控制芯片輸出第3n行像素和第3n+1行像素的數字信號時，向所述源驅動芯片輸出第一參考電壓；以及當所述時序控制芯片輸出第3n+2行像素的數字信號時，向所述源驅動芯片輸出第二參考電壓；

所述源驅動芯片，用于接收所述第一參考電壓和所述第二參考電壓以及所述數字信號，并根據所述第一參考電壓、所述第二參考電壓以及所述數字信號生成數據電壓。

在本發明的液晶顯示裝置中，所述數據電壓包括第一數據電壓和第二數據電壓，所述源驅動芯片，還用于根據所述第一參考電壓以及所述數字信號生成第一數據電壓以及根據所述第二參考電壓以及所述數字信號生成第二數據電壓。

在本發明的液晶顯示裝置中，所述第一數據電壓等于預設數據電壓，所述第二數據電壓與所述預設數據電壓之間的差值等于預設值。

在本發明的液晶顯示裝置中，所述時序控制芯片分別與所述可編程伽瑪校正緩沖芯片以及所述源驅動芯片電性連接，所述可編程伽瑪校正緩沖芯片與所述源驅動芯片電性連接。

本發明的驅動電路及液晶顯示裝置，由于通過對被拉低行的像素的數據電壓進行補償，從而所有像素的像素電壓在驅動過程中維持恒定，防止出現閃爍或顯示不均的問題，提高了顯示效果。

【附圖說明】

圖1為現有柵線寄生電容方式的像素的結構示意圖；

圖2為現有的顯示器的結構示意圖；

圖3為現有顯示器的驅動波形示意圖；

圖4為現有顯示器的電位變化示意圖；

圖5為本發明的驅動電路的結構示意圖。

【具體實施方式】

以下各實施例的說明是參考附加的圖式，用以例示本發明可用以實施的特定實施例。本發明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發明，而非用以限制本發明。在圖中，結構相似的單元是以相同標號表示。

請參照圖5，圖5為本發明的驅動電路的結構示意圖。

如圖5所示，本發明的驅動電路包括：時序控制芯片21、可編程伽瑪校正緩沖芯片22以及源驅動芯片23；所述時序控制芯片21分別與所述可編程伽瑪校正緩沖芯片22以及所述源驅動芯片23電性連接，所述可編程伽瑪校正緩沖芯片22與所述源驅動芯片23電性連接。

所述時序控制芯片21包括控制端211和第一輸出端212，所述控制端211用于輸出所述控制信號，所述控制信號用于切換第一參考電壓和第二參考電壓，所述第一輸出端212用于輸出所述數字信號。

所述可編程伽瑪校正緩沖芯片22包括第一輸入端221、第二輸出端222以及第三輸出端223，所述第一輸入端221用于輸入所述控制信號；所述第二輸出端222用于輸出所述第一參考電壓Va；所述第三輸出端223用于輸出所述第二參考電壓Vb。

所述源驅動芯片23包括第二輸入端233、第三輸入端231以及第四輸入端232；所述第二輸入端233用于輸入所述數字信號；所述第三輸入端231用于輸入所述第一參考電壓Va；所述第四輸入端232用于輸出所述第二參考電壓Vb。

所述控制端211與所述第一輸入端221連接，所述第一輸出端212與所述第二輸入端233連接，所述第二輸出端222與所述第三輸入端231連接，所述第三輸出端223與所述第四輸入端232連接。

時序控制芯片21用于向可編程伽瑪校正緩沖芯片22提供控制信號和向源驅動芯片23提供數字信號。

所述可編程伽瑪校正緩沖芯片22用于根據所述控制信號，在所述時序控制芯片21輸出第3n行像素和第3n+1行像素的數字信號時，向所述源驅動芯片23輸出第一參考電壓Va；以及根據所述控制信號，在所述時序控制芯片21輸出第3n+2行像素的數字信號時，向所述源驅動芯片23輸出第二參考電壓Vb。

所述源驅動芯片23用于接收第一參考電壓Va和第二參考電壓Vb以及數字信號，并根據所述第一參考電壓Va、所述第二參考電壓Va以及所述數字信號生成數據電壓。

所述數據電壓包括第一數據電壓V1和第二數據電壓V2，所述源驅動芯片23用于根據所述第一參考電壓Va以及所述數字信號生成第一數據電壓V1以及根據所述第二參考電壓Vb以及所述數字信號生成第二數據電壓V2。

所述第一數據電壓V1等于預設數據電壓V0，所述第二數據電壓V2與所述預設數據電壓V0之間的差值等于預設值。

具體地，所述第二數據電壓V2與所述預設數據電壓V0之間的差值ΔV如下式所示：

其中Vgh為薄膜晶體管的開啟電壓，Vgl為薄膜晶體管的關閉電壓，Cst為存儲電容，Cgs為薄膜晶體管的柵極與源極之間的等效電容，Clc為液晶電容。

由于可編程伽瑪校正緩沖芯片22存儲兩組參考電壓。當時序控制芯片21輸出第3n及3n+1行像素的數據時，控制可編程伽瑪校正緩沖芯片22輸出第一參考電壓；而當時序控制芯片21輸出第3n+2行像素的數據時，控制可編程伽瑪校正緩沖芯片22輸出第二參考電壓。因此在Gn關閉時，雖然電容Cst的耦合將Gn+1行像素的像素電壓拉低，但是由于第二參考電壓的補償作用，使得拉低后的像素電壓等于設定值，也即保持恒定，且所有的切換均在H-blank的時間內完成。

本發明的驅動電路，由于通過對被拉低行的像素的數據電壓進行補償，從而所有像素的像素電壓在驅動過程中維持恒定，防止出現閃爍或顯示不均的問題，提高了顯示效果。

本發明還提供一種液晶顯示裝置，其包括液晶顯示面板和驅動電路，如圖5所示，本發明的驅動電路包括：時序控制芯片21、可編程伽瑪校正緩沖芯片22以及源驅動芯片23；所述時序控制芯片21分別與所述可編程伽瑪校正緩沖芯片22以及所述源驅動芯片23電性連接，所述可編程伽瑪校正緩沖芯片22與所述源驅動芯片23電性連接。

所述時序控制芯片21包括控制端211和第一輸出端212，所述控制端211用于輸出所述控制信號，所述第一輸出端212用于輸出所述數字信號。

所述可編程伽瑪校正緩沖芯片22包括第一輸入端221、第二輸出端222以及第三輸出端223，所述第一輸入端221用于輸入所述控制信號；所述第二輸出端222用于輸出所述第一參考電壓Va；所述第三輸出端223用于輸出所述第二參考電壓Vb。

所述源驅動芯片23包括第二輸入端233、第三輸入端231以及第四輸入端232；所述第二輸入端233用于輸入所述數字信號；所述第三輸入端231用于輸入所述第一參考電壓Va；所述第四輸入端232用于輸出所述第二參考電壓Vb。

所述控制端211與所述第一輸入端221連接，所述第一輸出端212與所述第二輸入端233連接，所述第二輸出端222與所述第三輸入端231連接，所述第三輸出端223與所述第四輸入端232連接。

時序控制芯片21用于向可編程伽瑪校正緩沖芯片22提供控制信號和向源驅動芯片23提供數字信號。

所述可編程伽瑪校正緩沖芯片22用于根據所述控制信號，在所述時序控制芯片21輸出第3n行像素和第3n+1行像素的數字信號時，向所述源驅動芯片23輸出第一參考電壓Va；以及根據所述控制信號，在所述時序控制芯片21輸出第3n+2行像素的數字信號時，向所述源驅動芯片23輸出第二參考電壓Vb。

所述源驅動芯片23用于接收第一參考電壓Va和第二參考電壓Vb以及數字信號，并根據所述第一參考電壓Va、所述第二參考電壓Va以及所述數字信號生成數據電壓。

所述源驅動芯片23用于根據所述第一參考電壓Va以及所述數字信號生成第一數據電壓V1以及根據所述第二參考電壓Vb以及所述數字信號生成第二數據電壓V2。

所述第一數據電壓V1等于預設數據電壓V0，所述第二數據電壓V2與所述預設數據電壓V0之間的差值等于預設值。

具體地，所述第二數據電壓V2與所述預設數據電壓V0之間的差值ΔV如下式所示：

其中Vgh為薄膜晶體管的開啟電壓，Vgl為薄膜晶體管的關閉電壓，Cst為存儲電容，Cgs為薄膜晶體管的柵極與源極之間的等效電容，Clc為液晶電容。

由于可編程伽瑪校正緩沖芯片22存儲兩組參考電壓。當時序控制芯片21輸出第3n及3n+1行像素的數據時，控制可編程伽瑪校正緩沖芯片22輸出第一參考電壓；而當時序控制芯片21輸出第3n+2行像素的數據時，控制可編程伽瑪校正緩沖芯片22輸出第二參考電壓。因此在Gn關閉時，雖然電容Cst的耦合將Gn+1行像素的像素電壓拉低，但是由于第二參考電壓的補償作用，使得拉低后的像素電壓等于設定值，也即保持恒定，且所有的切換均在H-blank的時間內完成。

本發明的液晶顯示裝置，由于通過對被拉低行的像素的數據電壓進行補償，從而所有像素的像素電壓在驅動過程中維持恒定，防止出現閃爍或顯示不均的問題，提高了顯示效果。

綜上所述，雖然本發明已以優選實施例揭露如上，但上述優選實施例并非用以限制本發明，本領域的普通技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與潤飾，因此本發明的保護范圍以權利要求界定的范圍為準。