專利名稱：減少芯片邊緣光阻斜坡區域的方法
技術領域：
本發明涉及一種半導體光刻工藝方法，具體涉及一種減少芯片邊緣光阻斜坡區域的方法。
背景技術：
在半導體光刻工藝過程中，由于邊緣效應，會造成芯片邊緣的光阻厚度異常。為了去掉芯片邊緣(wafer edge)的光阻，需要控制芯片邊緣的光阻斜坡。現有的芯片邊緣光阻斜坡的控制方式有EBR(Edge Bead Removal，邊緣光刻膠去除法)和WEE (Wafer Edge Exposure,芯片邊緣曝光)兩種。但是這兩種方式都有明顯的缺點。EBR存在殘留區域的問題，并且很難洗干凈；另外，EBR本身的輪廓(profile)也不是很好。而WEE在操作過程中利用的是機械擋光而非透鏡(Lens)的成像方式，角度極小，過渡的斜坡極大，因此存在斜坡的問題。上述這些問題都可能成為后續工藝缺陷(defect)的來源。如某些產品的深溝槽刻蝕工藝中，由于WEE去邊后的斜坡極寬，芯片邊緣PR (Photo Resist，光刻膠)厚度從O到Ium的區域大約有40um，這些區域的光刻膠的阻擋性不足，極易在刻蝕過程中產生針孔狀缺陷。

發明內容
本發明所要解決的技術問題是提供一種減少芯片邊緣光阻斜坡區域的方法，它可以解決芯片邊緣的針孔狀缺陷問題。為解決上述技術問題，本發明減少芯片邊緣光阻斜坡區域的方法的技術解決方案為，包括以下步驟:第一步,形成第一層光刻膠；工序一、先采用六甲基二硅胺烷進行預處理，然后在底層上涂第一層光刻膠；之后進行軟烘，然后用邊緣光刻膠去除法對芯片進行洗邊；工序二、進行第一次芯片邊緣曝光；第二步，形成第二層光刻膠；工序一、不使用溶劑，在第一層光刻膠上涂第二層光刻膠；之后進行軟烘，然后用邊緣光刻膠去除法進行洗邊；工序二、進行第二次芯片邊緣曝光；第二次芯片邊緣曝光的寬度小于第一次芯片邊緣曝光的寬度；第三步，對芯片進行曝光；第四步，依次進行后烘、顯影、硬烘。所述第二次芯片邊緣曝光的寬度b與第一次芯片邊緣曝光的寬度a的關系為a_b> 0.3mm。本發明可以達到的技術效果是:
本發明通過兩次涂膠，分別控制兩次涂膠過程中芯片邊緣曝光(WEE)區域的大小，使得第二次涂膠過程中的芯片邊緣曝光區域比第一次小，并利用第二次涂膠的邊緣曝光(WEE)斜坡為第一次的芯片邊緣曝光區域作為Hard Mask (硬膜)進行顯影，從而形成需要的圖形。


下面結合附圖和具體實施方式
對本發明作進一步詳細的說明:圖1是本發明減少芯片邊緣光阻斜坡區域的方法所形成的兩層光刻膠的示意圖；圖2是采用本發明所形成的圖形示意圖。圖中附圖標記說明:I為底層，2為第一層光刻膠，3為第二層光刻膠，21為第一層光刻膠的芯片邊緣曝光區域，22為第一層光刻膠的未曝光區域，31為第二層光刻膠的芯片邊緣曝光區域，32為第二層光刻膠的未曝光區域。
具體實施例方式如圖1所示，本發明減少芯片邊緣光阻斜坡區域的方法，包括以下步驟:第一步，形成第一層光刻膠2 ；工序一、先采用HMDS(六甲基二硅胺烷)進行預處理，然后在底層I上涂第一層光刻膠2，使第一層光刻膠2的厚度能夠阻擋刻蝕；之后采用現有技術進行軟烘(SoftBaking)，然后用EBR(邊緣光刻膠去除法)對芯片進行洗邊；工序二、進行第一次芯片邊緣曝光(WEE)，曝光寬度為a ；第二步，形成第二層光刻膠3 ；工序一、不使用溶劑，即非RRC(Reduce Resist Coating)方式(涂膠過程中不噴溶劑)，在第一層光刻膠2上涂第二層光刻膠3 ;之后采用現有技術進行軟烘(SoftBaking)，然后用EBR(邊緣光刻膠去除法)進行洗邊；工序二、進行第二次芯片邊緣曝光(WEE)，曝光寬度為b ；第二次芯片邊緣曝光寬度b小于第一次芯片邊緣曝光寬度a，且a-b > 0.3mm ；第三步，采用曝光機的曝光部分，對芯片進行正常曝光；第四步，依次進行后烘(PEB)、顯影(DEV)、硬烘(HB，Hard Baking)。在顯影過程中，顯影液對第一層光刻膠的芯片邊緣曝光區域21和第二層光刻膠的芯片邊緣曝光區域31進行溶解，使曝光區域被溶去；由于第二層光刻膠的未曝光區域32大于第一層光刻膠的未曝光區域22，能夠起到阻擋作用，因此未曝光區域不能被溶解，從而形成所需要的圖形，如圖2所示。所形成的芯片邊緣的厚度為第一層光刻膠2的厚度，這樣就可以減少或者消除不充分阻擋光阻厚度對刻蝕的影響。
采用本發明所形成的芯片邊緣光刻膠厚度小于Ium的區域僅有3um。
權利要求
1.一種減少芯片邊緣光阻斜坡區域的方法，其特征在于，包括以下步驟: 第一步，形成第一層光刻膠； 工序一、先采用六甲基二硅胺烷進行預處理，然后在底層上涂第一層光刻膠；之后進行軟烘，然后用邊緣光刻膠去除法對芯片進行洗邊； 工序二、進行第一次芯片邊緣曝光； 第二步，形成第二層光刻膠； 工序一、不使用溶劑，在第一層光刻膠上涂第二層光刻膠；之后進行軟烘，然后用邊緣光刻膠去除法進行洗邊； 工序二、進行第二次芯片邊緣曝光； 第二次芯片邊緣曝光的寬度小于第一次芯片邊緣曝光的寬度； 第三步，對芯片進行曝光； 第四步，依次進行后烘、顯影、硬烘。
2.根據權利要求1所述的減少芯片邊緣光阻斜坡區域的方法，其特征在于，所述第二次芯片邊緣曝光的寬度b與第一次芯片邊緣曝光的寬度a的關系為a_b > 0.3mm。
全文摘要
本發明公開了一種減少芯片邊緣光阻斜坡區域的方法，包括以下步驟第一步，形成第一層光刻膠；第二步，形成第二層光刻膠；第三步，對芯片進行曝光；第四步，依次進行后烘、顯影、硬烘。本發明通過兩次涂膠，分別控制兩次涂膠過程中芯片邊緣曝光區域的大小，使得第二次涂膠過程中的芯片邊緣曝光區域比第一次小，并利用第二次涂膠的邊緣曝光斜坡為第一次的芯片邊緣曝光區域作為硬膜進行顯影，從而形成需要的圖形。
文檔編號G03F7/20GK103091995SQ20111034646
公開日2013年5月8日 申請日期2011年11月4日 優先權日2011年11月4日
發明者丁劉勝 申請人:上海華虹Nec電子有限公司