本發明涉及顯示技術領域，尤其涉及一種顯示基板、顯示裝置及驅動方法。

背景技術：

隨著生活質量的日益提升，平板顯示器已經成為生活中不可或缺的一部分，目前平板顯示器中的主流之一是薄膜晶體管液晶顯示器(TFT-LCD)，薄膜晶體管液晶顯示器具有體積小、功耗低、無輻射、制造成本低等優點。隨著顯示行業的發展和人民物質水平的提高，對顯示的要求也越來越高。為了滿足高標準的顯示，對液晶顯示面板(Panel)內部的設計要求也越來越苛刻。

目前TFT陣列基板中，由于設計或工藝等方面的影響，可能會造成TFT陣列基板不同區域的像素電極在柵電極(Gate)關閉時電壓的衰減(ΔVP)不同，不同區域的ΔVP存在差異，使得在輸入相同公共電壓下，不同區域的像素電壓與公共電壓的壓差不同，導致灰階差異不同，顯示不均一。

技術實現要素：

有鑒于此，本發明提供一種顯示基板、顯示裝置及驅動方法，用于解決現有的顯示面板中不同區域的像素電壓與公共電壓的壓差不同，導致灰階差異不同，顯示不均一的問題。

為解決上述技術問題，本發明提供一種顯示基板，所述顯示基板劃分為多個分區，每一分區中包括至少一個亞像素單元、一公共電極電壓輸入線、一公共電極電壓控制線和至少一個控制薄膜晶體管，同一分區中，所述控制薄膜晶體管的柵電極與所述公共電極電壓控制線連接，源電極與所述公共電極電壓輸入線連接，漏電極與所述亞像素單元的公共電極連接。

優選地，每一分區中包括一行亞像素單元。

優選地，屬于同一分區中的一行亞像素單元的公共電極分開設置，每一亞像素單元對應一控制薄膜晶體管。

優選地，所述顯示基板還包括柵線，所述公共電極電壓輸入線和所述公共電極電壓控制線均與所述柵線平行且同層同材料設置。

優選地，同一行亞像素單元的公共電極電壓輸入線和公共電極電壓控制線位于該行亞像素單元的同一側，柵線位于該行亞像素單元的另一側，所述同一側和另一側為相對的兩側。

優選地，所述控制薄膜晶體管與所述亞像素單元中的開關薄膜晶體管的柵電極同層同材料設置，有源層同層同材料設置，源電極和漏電極同層同材料設置。

優選地，，奇數行亞像素單元的開關薄膜晶體管均與對應的亞像素單元第一側的數據線連接，奇數行亞像素單元的開關薄膜晶體管的源電極靠近與其連接的數據線，漏電極遠離與其連接的數據線，偶數行亞像素單元的開關薄膜晶體管與對應的亞像素單元第二側的數據線連接，奇數行的亞像素單元的開關薄膜晶體管的源電極靠近與其連接的數據線，而漏電極遠離與其連接的數據線，第一側為左側，第二側為右側，或者，第一側為右側，第二側為左側。

本發明還提供一種顯示裝置，包括上述顯示基板和控制模塊；

所述控制模塊與所述公共電極電壓控制線和公共電壓輸入線連接，用于向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

優選地，所述控制模塊向不同分區中的所述公共電極電壓輸入線輸入的公共電壓相同。

優選地，每一所述分區包括一行亞像素單元，所述控制模塊向奇數行亞像素單元對應的分區中的公共電極電壓控制線輸入的控制電壓與向偶數行亞像素單元對應的分區中的所述公共電極電壓控制線輸入的控制電壓不同，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

本發明還提供一種顯示裝置的驅動方法，用于驅動上述顯示裝置，所述方法包括：

向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

優選地，所述向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓的步驟包括：

向不同分區中的所述公共電極電壓輸入線輸入的公共電壓相同。

優選地，每一所述分區包括一行亞像素單元；

所述向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓的步驟包括：

向奇數行亞像素單元對應的分區中的公共電極電壓控制線輸入的控制電壓與向偶數行亞像素單元對應的分區中的所述公共電極電壓控制線輸入的控制電壓不同，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

本發明的上述技術方案的有益效果如下：

本發明實施例中，顯示基板劃分為多個分區，每一分區中的公共電極均通過控制薄膜晶體管與公共電極電壓輸入線連接，公共電極電壓輸入線上傳輸的電壓必須通過控制薄膜晶體管才能夠進入公共電極，可以通過控制向公共電極電壓控制線輸入的電壓的大小，控制與其連接的控制薄膜晶體管的源電極和漏電極之間的電流的大小，從而控制公共電極電壓輸入線輸入至公共電極的電壓的大小，以使得不同區域的像素電壓與公共電壓的壓差相同，解決現有的顯示面板因不同分區的像素電壓與公共電壓的壓差不同，導致灰階差異不同，顯示不均一的問題。

附圖說明

圖1為現有技術中的采用Z-inversion方向設計的陣列基板的結構示意圖；

圖2為現有技術中的陣列基板的像素電極的電壓在柵電極關閉時產生衰減的示意圖；

圖3為本發明實施例一的陣列基板的結構示意圖；

圖4為圖3中的陣列基板的A-A’剖視圖；

圖5為圖3中的陣列基板的等效電路圖；

圖6為本發明實施例二的陣列基板的結構示意圖；

圖7為本發明實施例三的陣列基板的結構示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例的附圖，對本發明實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例?；谒枋龅谋景l明的實施例，本領域普通技術人員所獲得的所有其他實施例，都屬于本發明保護的范圍。

除非另作定義，此處使用的技術術語或者科學術語應當為本發明所屬領域內具有一般技能的人士所理解的通常意義。本發明專利申請說明書以及權利要求書中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。同樣，“一個”或者“一”等類似詞語也不表示數量限制，而是表示存在至少一個?！斑B接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的?！吧稀?、“下”、“左”、“右”等僅用于表示相對位置關系，當被描述對象的絕對位置改變后，則該相對位置關系也相應地改變。

為解決現有的顯示面板中不同區域的像素電壓與公共電壓的壓差不同，導致灰階差異不同，顯示不均一的問題，本發明實施例提供一種顯示基板，所述顯示基板劃分為多個分區，每一分區中包括至少一個亞像素單元、一公共電極電壓輸入線、一公共電極電壓控制線和至少一個控制薄膜晶體管(TFT)，同一分區中，所述控制薄膜晶體管的柵電極與所述公共電極電壓控制線連接，源電極與所述公共電極電壓輸入線連接，漏電極與所述亞像素單元的公共電極連接。

其中，控制薄膜晶體管的柵電極相當于一個開關，通過向控制薄膜晶體管的柵電極輸入大小不同的電壓，可以控制控制薄膜晶體管的打開程度，即控制控制薄膜晶體管的源電極和漏電極之間的電流的大小。

由于本發明實施例中，公共電極電壓輸入線上傳輸的電壓必須通過控制薄膜晶體管才能夠進入公共電極，因而利用上述控制薄膜晶體管的工作原理，本發明實施例中，可以通過控制向公共電極電壓控制線輸入的電壓的大小，控制與其連接的控制薄膜晶體管的源電極和漏電極之間的電流的大小，從而控制公共電極電壓輸入線輸入至公共電極的電壓的大小，以使得不同區域的像素電壓與公共電壓的壓差相同，解決現有的顯示面板因不同分區的像素電壓與公共電壓的壓差不同，導致灰階差異不同，顯示不均一的問題。

優選地，本發明實施例中的顯示基板為陣列基板，當然，也不排除該顯示基板是彩膜基板的可能。以下實施例中，均以顯示基板為陣列基板為例進行說明。

目前，大量陣列基板在設計方面采用Z-inversion方向設計，即，奇數行亞像素單元對應的開關薄膜晶體管的開口方向與偶數行亞像素單元對應的開關薄膜晶體管的開口方向相反，所謂開口方向是指開關薄膜晶體管中的源電極指向漏電極的方向。請參見圖1，圖1為現有技術中的采用Z-inversion方向設計的陣列基板的結構示意圖，該陣列基板包括柵線101、數據線102和位于由柵線101和數據線102限定的像素區域中的亞像素單元，每一亞像素單元均包括像素電極103和公共電極104，每一亞像素單元對應一開關薄膜晶體管，開關薄膜晶體管的柵電極與柵線101連接(本實施例中，柵電極直接是柵線101的一部分)，源電極105與數據線102連接，漏電極106與像素電極103連接。從圖1中可以看出，位于第一行和第三行(奇數行)的亞像素單元的開關薄膜晶體管均與對應的亞像素單元右側的數據線連接，位于第一行和第三行(奇數行)的亞像素單元的開關薄膜晶體管的源電極靠近與其連接的數據線，而漏電極遠離與其連接的數據線，位于第二行(偶數行)亞像素單元的開關薄膜晶體管與對應的亞像素單元左側的數據線連接，位于第一行和第三行(奇數行)的亞像素單元的開關薄膜晶體管的源電極靠近與其連接的數據線，而漏電極遠離與其連接的數據線，從而使得奇數行亞像素單元對應的開關薄膜晶體管的開口方向與偶數行亞像素單元對應的開關薄膜晶體管的開口方向相反。

奇數行亞像素單元對應的開關薄膜晶體管的開口方向與偶數行亞像素單元對應的開關薄膜晶體管的開口方向不同，再加上工藝上精度范圍內的波動，勢必會造成奇數行亞像素單元對應的開關薄膜晶體管的柵電極與源電極的交疊面積與偶數行亞像素單元對應的開關薄膜晶體管的柵電極與源電極的交疊面積不同，按照目前的工藝精度，兩者的交疊面積約有5％的差異，從而造成奇數行亞像素單元對應的開關薄膜晶體管的Cgs(柵源電容)與偶數行亞像素單元對應的開關薄膜晶體管的Cgs不同。

像素電極的電壓在柵電極關閉時會產生衰減ΔVP，請參考圖2，圖2中，Vg是指柵極電壓Vgate，Vp是指像素電壓Vpixel，Vsig.c是指數據線的數據電壓，Vcom是指根據常規輸入的數據電壓，不考慮△vp的情況下，得到的理想公共電極電壓，Vcom1是考慮△vp情況下的公共電極電壓。從圖2中可以看出，每一幀圖像都存在ΔVP。

另外，請參考以下公式：

其中，ΔVP是指像素電極的電壓在柵電極關閉時產生的衰減，Cgs是柵源電容，Clc是液晶電容，Cst是存儲電容，△Vg是指VGH(柵電極的打開電壓)和VGL(柵電極的關閉電壓)的差值。

從上述公式可以看出，奇數行亞像素單元對應的開關薄膜晶體管的Cgs與偶數行亞像素單元對應的開關薄膜晶體管的Cgs不同時，會造成奇數行亞像素單元的ΔVP與偶數行亞像素單元的ΔVP不同，使得奇數行亞像素單元和偶數行亞像素單元在輸入相同的公共電壓的情況下，公共電極的電壓與像素電極的電壓之間的差值不同，從而導致灰階顯示差異，形成明暗相間條紋的顯示不良。

為了解決現有的奇數行亞像素單元與偶數行亞像素單元的公共電極的電壓與像素電極的電壓之間的差值不同，導致灰階顯示差異，形成明暗相間條紋的顯示不良的問題，本發明的實施例一提供一種陣列基板，請參考圖3，該陣列基板劃分為多個分區10，每一分區10中包括一行亞像素單元、一公共電極電壓輸入線3021、一公共電極電壓控制線3022和多個控制薄膜晶體管20，其中，每一亞像素單元中包括公共電極303和像素電極3081，同一分區10中，所述控制薄膜晶體管20的柵電極與所述公共電極電壓控制線3022連接(本發明實施例中，控制薄膜晶體管20的柵電極是公共電極電壓控制線3022的一部分)，源電極3061與所述公共電極電壓輸入線3021連接，漏電極3062與所述亞像素單元的公共電極303連接。

本發明實施例中，每一亞像素單元的公共電極303均分開設置，每一亞像素單元均對應一控制薄膜晶體管20，該種設置方式下，公共電極電壓可以通過采用金屬材料制成的公共電極電壓輸入線快速傳輸至每一亞像素單元的公共電極。當然，處于同一行的亞像素單元的公共電極也可以連接在一起，此時，該行亞像素單元可以通過一個控制薄膜晶體管與公共電極電壓控制線3022和公共電極電壓輸入線3021連接，從而可節省控制薄膜晶體管的數量。

所述陣列基板還包括：柵線3023、數據線3063以及與每一亞像素單元對應的開關薄膜晶體管30，所述公共電極電壓輸入線3021和所述公共電極電壓控制線3022均與所述柵線3023平行且同層同材料設置，可通過一次構圖工藝形成，從而可以不增加mask數量，降低生產成本。

另外，本發明實施例中，同一行亞像素單元的公共電極電壓輸入線3021和公共電極電壓控制線3022位于該行亞像素單元的同一側，柵線3023位于該行亞像素單元的另一側，所述同一側和另一側為相對的兩側從而使得陣列基板上的布線更清晰簡單。

圖4是圖3中的陣列基板的A-A’剖視圖。

下面從剖視圖的角度出發，對本發明實施例的陣列基板的結構進行說明。本發明實施例的陣列基板包括：

襯底基板301；

柵金屬層，包括：公共電極電壓輸入線3021、公共電極電壓控制線3022、柵線3023、控制薄膜晶體管10的柵電極(本實施例中，為公共電極電壓控制線3022的一部分)、開關薄膜晶體管的柵電極(圖未示出)，其中，公共電極電壓輸入線3021、公共電極電壓控制線3022、柵線3023、控制薄膜晶體管10的柵電極、開關薄膜晶體管的柵電極，通過一次構圖工藝形成；

公共電極303，公共電極303與柵金屬層同層；公共電極303通常采用ITO制成；

柵極絕緣層304；

有源層305；

源漏金屬層，包括：數據線3063、控制薄膜晶體管10的源電極3061和漏電極3062以及開關薄膜晶體管的源電極和漏電極(圖未示出)，其中，數據線3063、控制薄膜晶體管10的源電極3061和漏電極3062以及開關薄膜晶體管的源電極和漏電極，通過一次構圖工藝形成；

鈍化層307；

像素電極層，包括：像素電極3081和過孔連接部3082，過孔連接部3082設置于貫穿鈍化層307、源漏金屬層和柵極絕緣層304的過孔中，用于連接控制薄膜晶體管10的源電極3061與公共電極電壓輸入線3021，以及用于連接控制薄膜晶體管10的漏電極3062與公共電極303；像素電極層通常采用ITO制成。

本發明實施例中，所述控制薄膜晶體管20與所述亞像素單元中的開關薄膜晶體管30同時形成，即，控制薄膜晶體管20的柵電極和開關薄膜晶體管30的柵電極同層同材料設置，控制薄膜晶體管20的柵極絕緣層和開關薄膜晶體管30的柵極絕緣層同層同材料設置，控制薄膜晶體管20的有源層和開關薄膜晶體管30的有源層同層同材料設置，控制薄膜晶體管20的源電極和漏電極和開關薄膜晶體管30的源電極和漏電極同層同材料設置。從而使得形成控制薄膜晶體管時可以不增加mask數量，降低生產成本。

從圖4中可以看出，公共電極電壓輸入線3021上傳輸的電壓必須通過控制薄膜晶體管10才能夠進入公共電極303，利用控制薄膜晶體管10的工作原理，可以通過控制向公共電極電壓控制線3022輸入的電壓的大小，控制與其連接的控制薄膜晶體管10的源電極3061和漏電極3062之間的電流的大小，從而控制公共電極電壓輸入線3021輸入至公共電極303的電壓的大小。

圖5為圖3中的陣列基板的等效電路圖，圖5中示出了第N行亞像素單元和第N+1行亞像素單元對應的公共電極電壓(Vcom)控制電路和數據電壓(Data)控制電路。

本發明實施例中，陣列基板劃分為多個分區，每一分區中的包括一行亞像素單元，從而使得奇數行亞像素單元和偶數行亞像素單元的公共電極在排布上進行了分離，能夠分開進行控制，可以根據需要向奇數行和偶數行亞像素單元的公共電極電壓輸入線輸入不同的電壓，或者，向奇數行和偶數行亞像素單元的公共電極電壓輸入線輸入相同的電壓，且向奇數行和偶數行亞像素單元的公共電極電壓控制線輸入不同的電壓，以控制輸入至奇數行和偶數行亞像素的公共電極的電壓相同，解決現有的顯示面板因奇數行和偶數行亞像素單元的像素電壓與公共電壓的壓差不同，導致灰階顯示差異，形成明暗相間條紋的顯示不良的問題，實現了畫面顯示均勻，提升了畫面品質。

上述實施例中，奇數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向與偶數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向相反，該種結構的陣列基板更容易產生奇數行和偶數行亞像素單元的像素電壓與公共電壓的壓差不同的問題。

當然，本發明實施例的上述方案也適用于奇數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向與偶數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向相同的情況，請參考圖6，圖6所示的實施例與圖3所示的實施例的區別僅在于：奇數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向與偶數行亞像素單元中的開關薄膜晶體管中的源電極到漏電極的方向相同。

上述實施例中，每一分區10中包括一行亞像素單元，當然，在本發明的其他一些實施例中，每一分區10還可以包括多行亞像素單元，請參考圖7，圖7所示的實施例中，每一分區10包括兩行亞像素單元，屬于同一分區中的亞像素單元的公共電極連接在一起。本發明實施例中，同一分區10中，只需要一個公共電極電壓輸入線、一個公共電極電壓控制線和一個控制薄膜晶體管即可控制兩行亞像素單元的公共電極的輸入，節省了公共電極電壓輸入線、公共電極電壓控制線和控制薄膜晶體管的數量，且增加了陣列基板的開口率。

當然，本發明的陣列基板還可以采用其他分區方式，在此不再一一舉例說明。

上述實施例中，所述公共電極電壓輸入線和所述公共電極電壓控制線均與所述柵線平行且同層同材料設置，當然，所述公共電極電壓輸入線和所述公共電極電壓控制線也可以是其他設置方式，例如所述公共電極電壓輸入線可以與數據線同層同材料設置，但是在與數據線的交叉處需要采用過橋的方式連接。

上述實施例中的陣列基板為ADS模式的陣列基板，當然，本發明實施例中的陣列基板也可以HADS、IPS模式的陣列基板。

本發明實施例還提供一種顯示裝置，包括顯示基板和控制模塊，所述顯示基板為上述任一實施例中的顯示基板，所述控制模塊與所述顯示基板上的公共電極電壓控制線和公共電壓輸入線連接，用于向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

優選地，所述控制模塊向不同分區中的所述公共電極電壓輸入線輸入的公共電壓相同，從而無需修改公共電極電壓，只要控制向分區中的公共電極電壓控制線輸入的電壓的大小，便可控制輸入至不同分區中的公共電極電壓的大小，方便靈活。

優選地，每一所述分區包括一行亞像素單元，即奇數行亞像素單元和偶數行亞像素單元的公共電極可分開控制，所述控制模塊向奇數行亞像素單元對應的分區中的公共電極電壓控制線輸入的控制電壓與向偶數行亞像素單元對應的分區中的所述公共電極電壓控制線輸入的控制電壓不同，以使得奇數行亞像素單元的公共電極的電壓和像素電極的電壓之間的壓差與偶數行亞像素單元的公共電極的電壓和像素電極的電壓之間的壓差相同。

本發明實施例中，所有奇數行亞像素單元的公共電極電壓控制線可相互連接，并連接至控制模塊，所有偶數行亞像素單元的公共電極電壓控制線可以相互連接，并連接至控制模塊。當然，所有所有奇數行亞像素單元的公共電極電壓控制線也可以分別連接至控制模塊，所有偶數行亞像素單元的公共電極電壓控制線可以分別連接至控制模塊。

本發明實施例還提供一種顯示裝置的驅動方法，用于驅動上述顯示裝置，所述方法包括：向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓，以使得不同分區中的公共電極的電壓和像素電極的電壓之間的壓差相同。

優選地，所述向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓的步驟包括：向不同分區中的所述公共電極電壓輸入線輸入的公共電壓相同。

優選地，每一所述分區包括一行亞像素單元；所述向不同分區中的所述公共電極電壓控制線輸入控制電壓，以及向所述公共電極電壓輸入線輸入公共電壓的步驟包括：向奇數行亞像素單元對應的分區中的公共電極電壓控制線輸入的控制電壓與向偶數行亞像素單元對應的分區中的所述公共電極電壓控制線輸入的控制電壓不同。

以上所述是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。