專利名稱：一種語音信號處理裝置的制作方法
技術領域：
本發明涉及語音信號的處理，更具體地，涉及一種語音信號處理裝置。
背景技術：
語音信號處理通常是指用數字信號處理技術對模擬形式的語音信號進行 處理。它的目的之一是通過處理得到一些反映語音信號的重要特征的語音參 數以便高效的傳輸或儲存語音信號信息，因為數字化的語音信號在傳輸和存 儲方面具有可靠性強、抗干擾能力、快速交換等優勢。
語音信號的編碼和解碼是語音信號處理的重要步驟。編碼是為了壓縮數 字語音傳輸的比特率，以使同樣的信道容量能傳輸更多路的語音信號，節省
存儲空間，在過去的50多年時間里，語音編碼技術取得了迅速的發展。語音 信號的編碼大致可以分為四種方式時域波形編碼、變換域編碼、參數編碼 和混合編碼。
時域波形編碼只針對語音波形進行編碼。這種方法在降低量化每個語音 樣本比特數的同時，又保持了相對良好的語音質量。波形編碼主要有脈沖編 碼調制(PCM)、增量調制(DM)、自適應增量調制(ADM)、自適應差分脈 沖編碼調制(ADPCM)和自適應預測編碼調制(APC)等。PCM的最大缺點 是數碼率高，在傳輸時所占頻帶較寬。
變換域編碼方式主要有子帶編碼(SBC)和自適應變換編碼(ATC)。雖 然時域分析具有簡單、計算量小、物理意義明確等優點，但由于語音信號最 重要的感知特性反映在功率鐠中，而相位變化只起到很小的作用，因此作為 變換域主要使用的頻域分析比時域分析更為重要。
參數編碼是基于人發聲和聽覺模型的編碼方法，它分析并提取語音信號
的特征參數，且只傳送能夠合成語音信息的參數，通過參數還原語音。典型
的聲碼器有i普帶式、共振峰式和按線形預測(LP)分析所組成的聲碼器等。
混合編碼結合上述幾種編碼方式的優點，在保留參數模型技術精華的基
礎上，應用波形編碼準則去優化激勵信號，從而在4.8 ~ 9.6Kb/s的碼率上 獲得了較高質量的合成語音。美國麻省理工學院(MIT)的D.W.Griffin博士提出 的多帶激勵(MBE)語音編碼方案突破了二元激勵的局限性，是一個不用預測殘 差的完全的參數語音編碼器，在2.0kb/s 4.8kb/s速率內能夠合成質量比傳統 聲碼器好得多的語音，并且具有較好的自然度和容忍環境噪聲的能力，是目 前這一速率范圍內的一種較理想的編碼算法。AMBE (先進多帶激勵)是在 MBE基礎上的改進和補充。
圖1是現有的一種語音信號處理裝置的示意圖。如圖1所示，該語音處 理裝置包括MCU (微處理器)1、編碼解碼單元2、 A/D轉換器3和D/A轉 換器4。其中，MCU l作為主控單元，用于對傳輸的數據格式進行符合信道 傳輸和編碼解碼芯片數據格式的相互轉換，并通過引腳10對編碼解碼單元2 進行配置和控制。編碼解碼單元2—般采用專用的編碼解碼芯片，例如DVSI (DigitalVoice System Inc.)公司推出的芯片AMBE-2000,用于對語音信號進 行編碼和解碼。A/D轉換器3和D/A轉換器4分別用于對語音信號進行模擬 到數字轉換和數字到模擬轉換。
現有的這種語音信號處理裝置的對外接口 11只能采用MCU自帶的或者 擴展接口。因為，在不同的應用環境中往往需要使用不同的MCU,從而需要 重新設計硬件電路，以及對軟件進行大量的修改，加重了技術人員的負擔成 本，導致移植到不同應用環境的成本很高。

發明內容
針對上述現有的語音信號處理裝置移植到不同應用環境的成本高的缺
陷，提供一種語音信號處理裝置，該語音信號處理裝置能以較低的成本快速 移植到不同的應用環境中。
為實現上述發明目的，本發明提供的語音信號處理裝置包括主控單元和 第一編碼解碼單元(例如專用的編碼解碼芯片)，所述主控單元由可編程邏輯
器件組成，包括PCM數據接口、第一發送模塊、第一接收模塊、對外接口； 所述PCM數據接口、所述第一編碼解碼單元、所述第一發送^^莫塊、所述對外 接口順次連接組成第一編碼電路，其中，所述PCM數據接口用于接收外部的 PCM數據，所述第一編碼解碼單元用于對所述PCM數據進行編碼處理并產 生編碼數據，所述第一發送模塊用于將所述編碼數據發送給對外接口，所述 對外接口用于將所述編碼數據轉換成信道數據并將所述信道數據發送給外部 的傳輸信道；所述PCMlt據接口、所述第一編碼解碼單元、所述第一接收才莫 塊和所述對外接口順次連接組成第一解碼電路，其中，所述對外々妻口從外部 的傳輸信道接收信道數據并將所述信道數據轉化成編碼數據，所述第一接收 模塊將所述編碼數據發送給所述第一編碼解碼單元，所述第一編碼解碼單元 用于對所述PCM數據進行解碼處理并產生PCM數據，所述PCM信號接口接 收所述PCM lt據并向外部發送所述PCM數據。
與現有的語音信號處理裝置相比，本發明提供的語音信號處理裝置的主 控單元由可編程邏輯器件(FPGA)組成，語音信號處理裝置的對外接口由 FPGA提供。由于FPGA內的功能模塊以硬件語言形式存在，所以，即使該語 音信號處理模塊應用到不同的環境時需要修改FPGA的接口引腳或者修改 FPGA的器件型號，依然能夠重復使用已有的功能模塊，不需要重新設計硬件 電路和大量修改軟件，從而使得該語音信號處理裝置能以較低的成本移植到 不同的應用環境中。
優選地所述語音信號處理裝置還包括第二編碼解碼單元，所述主控單 元還包括時隙控制模塊、第二發送模塊和第二接收模塊；所述PCM數據接口 、 所述第二編碼解碼單元、所述第二發送模塊、對外接口順次連接組成第二編 碼電路，其中，所述第二編碼解碼單元用于對所述PCM數據接口接收的PCM 數據進行編碼處理并產生編碼數據，所述第二發送模塊用于將所述編碼數據 發送給對外接口；所述PCM數據接口、所述第二編碼解碼單元、所述第二接 收模塊和對外接口順次連接組成第二解碼電路，其中，所述第二接收模塊將 所述對外接口產生的編碼數據發送給所述第二編碼解碼單元，所述第二編碼 解碼單元用于對所述編碼數據進行解碼處理并產生PCM數據；所述時隙控制 模塊連接所述PCM數據接口和所述對外接口 ，用于產生對應于所述第一編碼 解碼單元和第二編碼解碼單元的時隙，PCM數據接口才艮據當前時隙將所接收 的PCM數據發送《會與所述當前時隙對應的編碼解碼單元，對外接口根據所述 時隙將所接收的編碼數據發送給與所迷當前時隙對應的編碼解碼單元。在該 優選方案中，語音信號處理模塊包括兩個編碼解碼單元，時隙控制模塊用于 協調該兩個編碼解碼單元，使得該語音信號處理模塊具有兩路處理能力。
優選地所述語音信號處理裝置還包括第三編碼解碼單元和第四編碼解 碼單元，所述主控單元還包括第三發送模塊、第三接收模塊以及第四發送模 塊、第四接收模塊；所述PCM數據接口、所述第三編碼解碼單元、所迷第三 發送模塊、對外接口順次連接組成第三編碼電路，所述PCM數據接口、所述 第三編碼解碼單元、所述第三接收模塊、對外接口順次連接組成第三解碼電 路，所述PCM數據接口、所述第四編碼解碼單元、所述第四發送模塊、對外 接口順次連接組成第四編碼電路，所述PCM數據接口、所述第四編碼解碼單 元、所述第四接收模塊、對外接口順次連接組成第四解碼電路；所述時隙控 制模塊還用于產生對應于所述第三編碼解碼單元和第四編碼解碼單元的時 隙。在該優選方案中，語音信號處理模塊包括四個編碼解碼單元，時隙控制 模塊用于協調該四個編碼解碼單元，使得該語音信號處理模塊具有四路處理 能力。另一方面，由于每個編碼電路、解碼電路的框架基本一致，因此，本 語音信號處理裝置擴展成多路處理的成本并不高，只需適當定義FPGA的引 腳、內部RAM空間等。
優選地所述對外接口包括串接的協議轉換模塊和存儲器；所述存儲器 與所述外部的傳輸信道連接，用于緩存發送給所述傳輸信道的信道數據以及 緩存從所述傳輸信道接收的信道數據；所述協議轉換模塊用于向所述編碼數 據添加傳輸協議報頭以產生所述信道數據，以及去除所述信道數據的傳輸協 議報頭以產生所述編碼數據。在該優選方案中，協議轉換模塊用于將編碼數 據轉換成信道數據以便于在外部的傳輸信道傳輸，以及用于將信道數據轉換 成編碼數據以便于編碼解碼單元處理；而存儲器起到緩存的作用。
優選地，所述發送模塊包括串接的接口模塊、傳輸模塊和傳輸控制模塊， 所述接口模塊用于連接所述編碼解碼單元并接收所述編碼解碼單元產生的編
碼數據，所述傳輸模塊在所述傳輸控制模塊的控制下傳輸所述編碼數據。在 該優選方案中，FPGA通過接口引腳連接編碼解碼單元，因此，可以通過修改 接口引腳的定義來連接多個編碼解碼單元；可通過傳輸控制模塊來設置傳輸 速率。
優選地，所述接收模塊包括串接的接口模塊、傳輸模塊和傳輸控制模塊， 所述接口模塊用于連接所述編碼解碼單元并向所述編碼解碼單元發送待解碼 的編碼數據，所述傳輸^^莫塊在所述傳輸控制模塊的控制下傳輸所述編碼數據。
優選地，所述主控單元還包括初始化模塊，所述初始化模塊與所述PCM 數據接口、對外接口連接，用于對所述語音信號處理裝置進行初始化。
優選地，所述主控單元還包括狀態控制模塊，所述狀態控制模塊與所述 PCM數據接口、對外接口連接，用于監控所述語音信號處理裝置的工作狀態。
優選地，所述主控單元和所述編碼解碼單元的工作電壓相同。在該優選 方案中，由于主控單元和編碼解碼單元的工作電壓相同，所以不需要在該語 音信號處理裝置內進行電平轉換，減輕了電路的設計，也減少對信號處理的 干擾。
優選地，所述語音信號處理裝置還包括模數(A/D)轉換模塊，所述模數
轉換模塊的輸出端與所述PCM數據接口的輸入通道連接。在該優選方案中，
A/D轉換模塊用于將模擬信號轉換成PCM數字格式。
優選地，所述語音信號處理裝置還包括數模(D/A)轉換模塊，所述數模 轉換模塊的輸入端與所述PCM數據接口的輸出通道連接。在該優選方案中， D/A轉換模塊用于將PCM教字格式轉換成模式信號。


圖l是現有的語音信號處理裝置的框架示意圖2是本發明的一個實施例中的語音信號處理裝置的框架示意圖3是圖2所示的語音信號處理裝置的內部結構示意圖4是本發明的另一個實施例的語音信號裝置的框架示意圖5是圖4所示的語音信號處理裝置的內部結構示意圖6是圖5所示的語音信號處理裝置的一種改進；
圖7是圖6所示的語音信號處理裝置的一種改進。
具體實施例方式
圖2是本發明的一個實施例中的語音信號處理裝置的框架示意圖。如圖2 所示，該語音信號處理裝置包括第一編碼解碼單元6和由FPGA構成的主控 單元5。主控單元5包括PCM數據接口 51、第一發送模塊52、第一接收模塊 53、對外4妄口 54。
PCM數據接口 51、第一編碼解碼單元6、第一發送模塊52、對外接口 54 順次連接組成第一編碼電路。在該第一編碼電路中，PCM數據接口 51用于接 收外部的PCM數據，例如，PCM數據可通過PCM數據接口 51的輸入鏈路 (PCMIN通道)進入主控單元5。第一編碼解碼單元6是編碼解碼芯片，例 如DVSI公司的AMBE-2000芯片，用于對PCM數據進行編碼處理并產生編 碼數據。第一發送模塊52將編碼數據發送給對外接口 54,對外接口 54將編 碼數據轉換成信道數據，并將信道數據發送給外部的傳輸信道(未示出)。
另一方面，PCM數據接口 51、第一編碼解碼單元6、第一接收模塊53 和對外接口 54順次連接組成第一解碼電路。在該第一解碼電路中，對外接口 54從外部的傳輸信道接收信道數據，并將信道數據轉化成編碼數據，第一接 收模塊53將編碼數據發送給第 一編碼解碼單元6,第 一編碼解碼單元6對PCM 數據進行解碼處理并產生PCM數據，PCM信號接口 51接收PCM數據并通 過輸出鏈路(PCM OUT通道)向外部發送PCM數據。
圖3是圖2所示的語音信號處理裝置的內部結構示意圖。如圖3所示， PCM數據接口 51的功能用于接收進來的PCM數據，或者向外面發送PCM 數據，優選地，PCM數據接口 51采用2M的PCM群路的傳輸方式與外界交 互，采用時分多用的模式。
第一發送模塊52包括串接的接口模塊521、傳輸模塊522和傳輸控制模 塊523。接口模塊521通過FPGA的引腳連接第一編碼解碼單元6并接收第一 編碼解碼單元6產生的編碼數據，如果第一編碼解碼單元6在編碼的過程中 向所產生的編碼數據的過程中添加了芯片的功能頭字節，那么，接口模塊521 還用于去除該功能頭字節，以便于后續的傳輸。傳輸模塊522在傳輸控制模 塊523的控制下采用"先入先出，，的方式傳輸該編碼數據，以滿足編碼數據 的實時傳輸要求。
而對外接口 54包括協議轉換模塊541和存儲器542，存儲器542與外部 的傳輸信道連接，用于緩存將要發送給傳輸信道的信道數據以及緩存從傳輸 信道接收的信道數據，協議轉換模塊541用于向編碼數據添加傳輸協議報頭 以產生信道數據，以及去除信道數據的傳輸協議報頭以產生編碼數據。優選 地，存儲器釆用雙口 RAM (即DPRAM),以滿足同時的讀寫操作。例如，在 第一編碼電路中，協議轉換模塊541從傳輸模塊522接收編碼數據，向編碼
數據添加傳輸協議報頭以產生信道數據，并將信道數據存儲到存儲器542。當 存儲器542的緩存的數據大小滿足要求后，語音信號處理裝置發送一個中斷 給外部，通知外部處理器讀取數據；反之，在第一解碼電路中，當外部的處 理器寫滿雙口 RAM的地址空間之后，外部給該語音信號處理裝置一個信號， 通知語音信號處理裝置讀取數據，這時候，協議轉換模塊541從存儲器542 讀取信道數據，去除信道數據的傳輸協議報頭以產生編碼數據，然后將編碼 數據發送給第一接收模塊53。
第一接收模塊53包括串接的傳輸控制模塊533、傳輸模塊532和接口模 塊531。傳輸模塊532在傳輸控制模塊533的控制下從協議轉換模塊541接收 待解碼的編碼數據。接口模塊531通過FPGA的引腳連接第一編碼解碼單元6 并向第一編碼解碼單元6發送待解碼的編碼數據。如果第一編碼解碼單元6 采用的芯片只處理帶有對應的功能功能頭字節的編碼數據，那么，接口模塊 531還用于向待解碼的純編數據添加功能頭字節(例如，由圖3所示的 CFG—RAM模塊來完成)。例如，如果第一編碼解碼單元6采用DVSI公司的 AMBE-2000芯片，接口模塊531就需要向待解碼的編碼數據中添加功能頭字 節DVSI。
上面結合圖2和圖3對本發明的一個實施例的語音處理裝置進行了闡述。 在本發明中，采用FPGA作為主控單元，FPGA通過接口引腳連接編碼解碼單 元，語音信號處理裝置的對外接口由FPGA提供。由于FPGA內的大部分功 能模塊以硬件語言形式存在，所以，即使該語音信號處理模塊應用到不同的 環境時需要修改FPGA的接口引腳或者修改FPGA的器件型號，依然能夠使 用已有的功能模塊，不需要重新設計硬件電路和大量修改軟件，從而使得該 語音信號處理裝置能以較低的成本移植到不同的應用環境中。
另外，由于FPGA的接口引腳資源豐富，從而為語音信號處理裝置的擴 充處理能力提供了可能。圖4所示的語音信號處理裝置是圖2所示的語音信 號處理裝置的一種改進。如圖4所示，該語音信號處理裝置還包括第二編碼
解碼單元7，相應地，主控單元5還包括第二發送模塊55、第二接收模塊56 以及時隙控制模塊59。其中，PCM數據接口51、第二編碼解碼單元7、第二 發送才莫塊55、對外4妻口 54順次連4妻組成第二編碼電3各，類似地，第二編碼解 碼單元7用于對PCM數據接口 51接收的PCM數據進行編碼處理并產生編碼 數據，第二發送模塊55用于將編碼數據發送給對外接口 54。 PCM數據接口 51、第二編碼解碼單元7、第二接收模塊56和對外接口 54順次連接組成第二 解碼電^各，其中，第二接收^f莫塊56將對外接口 54產生的編碼數據發送給第 二編碼解碼單元7，第二編碼解碼單元7用于對編碼數據進行解碼處理并產生 PCM數據。
時隙控制模塊59連接PCM數據接口 51和對外接口 54,用于產生對應于 第一編碼解碼單元6和第二編碼解碼單元7的時隙。也就是說，不同的編碼 解碼單元對應不同的時隙，PCM數據接口 51根據當前時隙將所接收的PCM 數據發送給與當前時隙對應的編碼解碼單元，對外接口 54根據時隙將所產生 的待解碼的編碼數據發送給與當前時隙對應的編碼解碼單元。
圖4所示的語音信號處理裝置中，包含了兩個編碼解碼單元，具有了兩 路信號處理，使得語音信號處理裝置得到進一步的提升。由于這兩路語音信 號處理是相對獨立的，能夠在時隙控制模塊59的控制下進行協作，不會互相 干擾。另外，由于這兩路信號處理的控制程序和數據處理程序流程是相似的， 且第一發送模塊和第二發送模塊是相同的，第 一接收模塊和第二接收模塊是 相同的，因此，可以對圖3所示的第一路語音處理中相同的模塊進行復制過 來，作為第二路語音處理中的;^莫塊，并增設一個連接PCM數據接口 51和對 外接口的時隙控制模塊59,如圖5所示。
圖5是圖4所示的語音信號裝置的內部結構的布局示意圖，圖5示出了 與主控單元5中對應于第一編碼解碼單元6的各個模塊的連接關系，這些功 能模塊作為第一路信號處理；類似地，第二路信號處理(與第二編碼解碼單 元7對應)的各個模塊的連接關系與第一路信號處理的相同，這兩路信號處
理共用同一個PCM數據接口 51、對外接口 54 (包括協議轉換模塊541和存 儲器542)。時隙控制模塊連接PCM數據接口 51、協議轉換模塊541。在使用 時，PCM數據接口 51 、協議轉換模塊541根據當前時隙可以判斷出對應的編 碼解碼單元(也就是判斷當前時隙對應于第 一路信號處理還是第二路信號處 理)，然后將所要處理的數據發送給對應的編碼解碼單元。
圖6是圖5所示的語音信號裝置的一種改進。圖6所示的語音信號處理 裝置包括四個編碼解碼單元6~9,具有4路信號處理能力，這4路信號處理 共用同一個的PCM數據接口 (參見圖4所示的PCM數據接口 51)和同一個 對外接口 (參見圖4所示的對外接口 54)。類似地，時隙控制^^莫塊產生對應于 這4路信號處理的時隙，以實現這4路信號處理的協作。
在實現圖6所示的語音信號處理裝置時，只需在FPGA利用不同的內部 RAM空間做出每路信號處理的存儲空間以及定義好每路信號處理的引腳。可 以說，FPGA的內部RAM資源和引腳資源是制約處理能力的主要因素。但是， 用于每路語音信號的引腳資源并不大，所以對于采用1個EPICUQ240的 FPGA以及4個AMBE編碼解碼芯片的方案來說，FPGA的IO引腳(即輸 入輸出引腳)仍有大量的富余。
與此同時，同一引腳定義的FPGA系列產品有不同的處理速度和內部的 空間，因此對于拓展處理能力的改動，需要的工作，只是在FPGA中添加相 同的處理模塊，并分割出相應的地址數據空間，工作量并不大，硬件和軟件 方面的改動都比較簡單，也不需要操作人員具有很高的硬件軟件維護能力。
作為對上述實施例的改進，主控單元5還可以包括初始化^t塊57，初始 化模塊57與PCM數據接口 51、對外接口 54連接，用于對語音信號處理裝置 進ff初始4匕。
作為另一種改進，主控單元5和編碼解碼單元的工作電壓相同'數據在 主控單元5和編碼解碼單元之間轉換不需要電平轉換，簡化了硬件、軟件設 計。
再有，上述的語音信號處理裝置只用于處理數字信號，因此，減少了模 擬信號對信號和電源的干擾，提高了語音信號處理的質量和穩定性。當然， 也可以給語音信號處理裝置添加模數轉換模塊和數模轉換器。如圖7所示，
模數轉換器3的輸出端與PCM數據接口的PCM IN鏈路連接，數模轉換器4 的輸入端與PCM數據接口的PCM OUT鏈路連接。
以上的本發明實施方式，并不構成對本發明保護范圍的限定。任何在本 發明的精神和原則之內所作的修改、等同替換和改進等，均應包含在本發明 的權利要求保護范圍之內。
權利要求
1、一種語音信號處理裝置，包括主控單元(5)和第一編碼解碼單元(6)，其特征在于所述主控單元(5)由可編程邏輯器件組成，包括PCM數據接口(51)、第一發送模塊(52)、第一接收模塊(53)、對外接口(54)；所述PCM數據接口(51)、所述第一編碼解碼單元(6)、所述第一發送模塊(52)、所述對外接口(54)順次連接組成第一編碼電路，其中，所述PCM數據接口(51)用于接收外部的PCM數據，所述第一編碼解碼單元(6)用于對所述PCM數據進行編碼并產生編碼數據，所述第一發送模塊(52)用于將所述編碼數據發送給對外接口(54)，所述對外接口(54)用于將所述編碼數據轉換成信道數據并將所述信道數據發送給外部的傳輸信道；所述PCM數據接口(51)、所述第一編碼解碼單元(6)、所述第一接收模塊(53)和所述對外接口(54)順次連接組成第一解碼電路，其中，所述對外接口(54)從外部的傳輸信道接收信道數據并將所述信道數據轉化成編碼數據，所述第一接收模塊(53)將所述編碼數據發送給所述第一編碼解碼單元(6)，所述第一編碼解碼單元(6)用于對所述PCM數據進行解碼處理并產生PCM數據，所述PCM信號接口(51)接收所述PCM數據并向外部發送所述PCM數據。
2、 根據權利要求1所述的語音信號處理裝置，其特征在于所述語音信號處理裝置還包括第二編碼解碼單元(7),所述主控單元還 包括時隙控制模塊(59)、第二發送模塊(55)和第二接收模塊(56);所述PCM數據接口 (51)、所述第二編碼解碼單元(7)、所述第二發送 模塊(55)、對外接口 (54)順次連接組成第二編碼電路，其中，所述第二編 碼解碼單元(7 )用于對所述PCM數據接口 ( 51 )接收的PCM數據進行編碼 處理并產生編碼數據，所述第二發送模塊(55)用于將所述編碼數據發送給對外接口；所述PCM數據接口 (51)、所述第二編碼解碼單元(7)、所述第二接收 模塊(56)和對外接口 (54)順次連接組成第二解碼電路，其中，所述第二 接收模塊(56)將所述對外接口 (54)產生的編碼數據發送給所述第二編碼 解碼單元，所述第二編碼解碼單元(7)用于對所述編碼數據進行解碼處理并 產生PCM數據；所述時隙控制模塊(59 )連接所述PCM數據接口 ( 51 )和所述對外接口 (54),用于產生對應于所述第一編碼解碼單元(6)和第二編碼解碼單元(7) 的時隙，所述PCM^t據接口 (51 ) #~據當前時隙將所接收的PCM數據發送 給與所述當前時隙對應的編碼解碼單元，所述對外接口 (54)才艮據所述時隙 將所接收的編碼數據發送給與所述當前時隙對應的編碼解碼單元。
3、 根據權利要求2所述的語音信號處理裝置，其特征在于所述語音信號處理裝置還包括第三編碼解碼單元和第四編碼解碼單元， 所述主控單元還包括第三發送模塊、第三接收模塊以及第四發送模塊、第四 接收模塊；所述PCM數據接口、所述第三編碼解碼單元、所述第三發送模塊、對外 接口順次連接組成第三編碼電路，所述PCM數據接口、所述第三編碼解碼單 元、所述第三接收模塊、對外接口順次連接組成第三解碼電路，所述PCM數 據接口、所述笫四編碼解碼單元、所述第四發送模塊、對外接口順次連接組 成第四編碼電^各，所述PCM數據接口、所述第四編碼解碼單元、所述第四接 收模塊、對外接口順次連接組成第四解碼電路；所述時隙控制4莫塊還用于產生對應于所述第三編碼解碼單元和第四編碼 解碼單元的時隙。
4、 根據權利要求1至3中任意一項所述的語音信號處理裝置，其特征在 于所述對外接口 (54)包括串接的協議轉換模塊(541)和存儲器(542);所述存儲器(542)與所述外部的傳輸信道連接，用于緩存將要發送給所 述傳輸信道的信道數據以及緩存從所述傳輸信道接收的信道數據；所述協議轉換模塊(541)用于向所述編碼數據添加傳輸協議報頭以產生 所述信道數據，以及去除所述信道數據的傳輸協議報頭以產生所述編碼數據。
5、 根據權利要求4所迷的語音信號處理裝置，其特征在于，所述發送模 塊(52 )包括串接的接口模塊(521 )、傳輸模塊(522 )和傳輸控制模塊(523 )， 所述接口模塊(521)用于連接所述編碼解碼單元并接收所述編碼解碼單元產 生的編碼數據，所述傳輸模塊(522)在所述傳輸控制模塊(523 )的控制下 傳輸所述編碼數據。
6、 根據權利要求4所述的語音信號處理裝置，其特征在于，所述接收模 塊(53 )包括串接的接口模塊(531 )、傳輸模塊(532 )和傳輸控制模塊(533 ), 所述接口模塊(531 )用于連接編碼解碼單元并向所述編碼解碼單元發送待解 碼的編碼數據，所述傳輸模塊(532 )在所述傳輸控制模塊(533 )的控制下 傳輸所述編碼數據。
7、 根據權利要求4所述的語音信號處理裝置，其特征在于，所述主控單 元還包括初始化模塊(57),所述初始化模塊與所述PCM數據接口、對外接 口連接，用于對所述語音信號處理裝置進行初始化。
8、 根據權利要求4所述的語音信號處理裝置，其特征在于，所述主控單 元和所述編碼解碼單元的工作電壓相同。
9、 根據權利要求5至8中任意一項所述的語音信號處理裝置，其特征在 于，所述語音信號處理裝置還包括模數轉換模塊，所述模數轉換模塊的輸出 端與所述PCM數據接口口的輸入通道連接。
10、 根據權利要求5至8中任意一項所述的語音信號處理裝置，其特征 在于，所迷語音信號處理裝置還包括數模轉換模塊，所述數模轉換模塊的輸 入端與所迷PCM數據接口的輸出通道連接。
全文摘要
本發明涉及一種語音信號處理裝置，包括主控單元(5)和第一編碼解碼單元(6)，主控單元(5)由可編程邏輯器件組成，包括PCM數據接口(51)、第一發送模塊(52)、第一接收模塊(53)、對外接口(54)；所述PCM數據接口(51)、所述第一編碼解碼單元(6)、所述第一發送模塊(52)、所述對外接口(54)順次連接組成第一編碼電路；所述PCM數據接口(51)、所述第一編碼解碼單元(6)、所述第一接收模塊(53)和所述對外接口(54)順次連接組成第一解碼電路。本發明提供的語音信號處理裝置的主控單元由可編程邏輯器件(FPGA)組成，FPGA內部的功能模塊具有重用性，降低了該語音信號處理裝置的移植成本。
文檔編號G10L19/00GK101345053SQ20081003030
公開日2009年1月14日 申請日期2008年8月21日 優先權日2008年8月21日
發明者劉振華, 王煒發 申請人:中國電子科技集團公司第七研究所