專利名稱：一種可自校準內部晶振的芯片、校準系統及校準方法
技術領域：
本發明涉及芯片內部晶振的校準，尤其涉及一種可自校準內部晶振的芯片以及該芯片的校準方法。
背景技術：
大部分的芯片都集成內部晶振模塊來提供工作所需的時鐘信號，由于制作工藝的偏差，芯片內部晶振時鐘頻率的偏差比較大，在要求較高的應用中需要對內部晶振進行校準。請參考圖1，圖1是現有可校準芯片的校準結構圖，目前對晶振的校準方法是，芯片通過IO 口接收中測機臺發送的測試指令，控制模塊控制晶振把時鐘信號輸出到中測機臺，中測機臺通過比較參考精準時鐘信號與晶振信號進行對比，判斷是否需要校準，如果需要校準，發送校準指令給測試控制模塊，測試控制器按指令修改晶振輸出時鐘信號再送到中測機臺進行比較判斷。此種校準方法校準時間比較長，而且受限于IO 口輸出的頻率精度，對校準的結果影響比較大。在美國專利號為US7852099B1,申請人:Paul G.Clark, Redmond 的《Frequencytrimming for internal oscillator for test-time reduction〉〉專利文獻中介紹了一種在芯片內部存儲器中下載測試程序由處理器運行測試程序來對晶振進行測試校準，但是，此種校準方法涉及芯片的存儲器，很多芯片存儲器空間過小，無法下載測試程序。

發明內容
本發明要解決的主要技術問題是改變芯片晶振的校準方法，避免晶振的校準對芯片存儲器的依賴，讓存儲器空間小的芯片同樣可以快速的進行晶振的校準。為解決上述技術問題，本發明提供一種可自校準內部晶振的芯片，包括一測試處理模塊、一比較模塊、一校準寄存器以及待校準的晶振組成；其中，所述比較模塊，用于比較所述待校準晶振信號與外部參考精準信號，把比較結果送所述測試處理模塊處理；所述測試處理模塊，用于接收測試指令，處理所述比較模塊輸出的數據，產生晶振的校準值輸出到所述校準寄存器，并在校準結束后返回校準結果；所述校準寄存器，用于接收并保存所述測試處理模塊輸出的晶振校準值，并把校準值輸入所述可校準的晶振；所述待校準的晶振，用于根據所述校準寄存器輸出的晶振校準值校準晶振。進一步的，所述芯片的比較模塊可以是一計數器，其中，所述待校準晶振的輸出信號與所述外部精準信號其一作為所述計數器的時鐘信號輸入，另一信號作為計數器的計數輸入，計數結果輸出到所述的測試處理模塊處理。還可以增加一分頻器，用于根據系統需求對待校準晶振的輸出信號或所述外部精準信號先進行分頻再輸入到計數器中。再進一步的，所述芯片的測試處理模塊可以由一測試控制器和一校準處理模塊組成；所述測試控制器，用于控制晶振校準的開始結束，并在校準結束后輸出測試結果；所述校準處理模塊，用于根據所述比較模塊輸出的數據進行處理，產生晶振的校準值輸入校準寄存器。所述校準處理模塊還可以包括一判斷單元以及一校準子模塊。
本發明還提供了一種晶振校準的測試系統，包括上述的可自校準內部晶振的芯片和一外部中測機臺。本發明還提供了一種基于上述晶振校準測試系統校準芯片內部晶振的方法，包括以下步驟:測試處理模塊接收中測機臺發送的測試命令，開始晶振的自校準測試；待校準晶振輸出信號與外部參考精準信號輸入到所述比較模塊進行比較，所述比較模塊把比較結果輸出到所述測試處理模塊；測試處理模塊處理所述比較模塊輸出的比較結果，根據比較結果返回測試結果或者產生對應的校準值輸出到所述寄存器中；待校準晶振根據校準值的大小改變信號的輸出，把校準后的信號輸出到所述比較模塊再與外部參考精準信號進行比較；校準完成后，測試處理模塊返回測試結果到中測機臺。本發明的有益效果是:在芯片內部增加測試處理模塊并通過比較模塊，測試處理模塊，校準寄存器幾個模塊的配合，對內部待校準晶振進行校準，不受限于IO 口的輸出頻率精度，也不涉及芯片的存儲器，即使存儲器空間很少，同樣可以實現對內部晶振的快速自校準。


圖1為現有可校準芯片的校準結構圖；圖2為本發明實施例一中可校準芯片的結構圖；圖3為本發明實施例一中校準測試過程中測機臺工作流程圖；圖4為本發明實施例一中校準測試過程可校準芯片工作流程圖；圖5為本發明實施例二中可校準芯片的結構圖；圖6為本發明實施例二中可校準芯片的另一種結構具體實施例方式下面通過具體實施方式
結合附圖對本發明作進一步詳細說明。本發明的主要發明構思為:在芯片內部增加適當的硬件模塊，通過硬件模塊的相互配合實現在芯片內部對晶振的校準。本發明的做法是:在芯片內部增加測試處理模塊，所述測試處理模塊根據待校準晶振的信號與參考精準信號的比較結果輸出晶振的校準值控制晶振改變信號輸出，完成晶振的自校準。實施例一:請參考圖2到圖4，其中，圖2為本發明實施例一中可校準芯片的結構圖；圖3為本發明實施例一中校準測試過程中測機臺工作流程圖；圖4為本發明實施例一中校準測試過程可校準芯片工作流程圖。所述芯片包括測試處理模塊1、校準寄存器2、待校準晶振3、比較模塊4 ;其中，測試處理模塊I通過IO 口與外部中測機臺連接，校準寄存器2與測試處理模塊I連接，待校準晶振3與校準寄存器2連接，比較模塊4分別與待校準晶振3、測試處理模塊I以及外部中測機臺連接。
首先，所述芯片測試處理器I接收外部中測機臺發送的測試指令，開始晶振的校準測試；然后，所述比較模塊4同時接收所述待校準晶振3輸出的信號與外部中測機臺輸出的參考精準信號并進行比較，把比較的結果輸出到所述測試處理模塊I中；接著，所述測試處理模塊I對所述比較模塊4的輸出結果進行處理，如果所述待校準晶振3的輸出信號與外部參考精準信號相同，所述測試處理模塊I控制測試結束，并通過IO 口返回校準成功的測試結果到中測機臺；如果所述待校準晶振3的輸出信號與外部參考精準信號不相同，所述測試處理模塊I根據比較的結果產生一對應的校準值輸出到所述校準寄存器2中，所述校準寄存器2保存并把校準值輸出到待校準晶振3中，所述待校準晶振3根據所述校準值校準信號的輸出，校準后的輸出信號重新送到所述比較模塊4中與所述外部精準時鐘信號進行比較，直到所述待測晶振3的輸出信號與外部參考精準信號相同，測試處理模塊I控制測試結束，并通過IO 口返回校準成功的結果到中測機臺；或者待校準精準達到最大修改值輸出信號仍與外部參考精準信號不相同，所述測試處理模塊I控制測試結束，并通過IO 口返回校準失敗的結果到中測機臺。所述比較模塊4還可以包括有一分頻器，根據系統需要對外部參考精準信號或者所述待校準的晶振輸出信號先經過分頻再輸入到比較模塊進行比較；中測機臺所提供的頻率一般固定而且比較高，不能滿足測試中低頻晶振的需求，在所述外部參考精準信號輸入所述比較模塊前用以分頻器進行分頻，可以得到更多不同的頻率滿足需求，另外一些芯片的晶振頻率很高，中測機臺也無法提供高頻信號時，需要增加分頻器對所述待校準的晶振進行分頻處理后再送比較模塊與外部參考精準信號進行比較。進一步的，所述測試處理模塊I可以由測試控制器11以及校準處理模塊12組成；其中，所述測試控制器11通過IO 口與外部中測機臺連接，用于接收外部中測機臺的測試指令，控制校準測試的開始，并在測試結束時通過IO 口返回測試結果到中測機臺；所述的校準處理模塊12連接所述測試控制器11、比較模塊4以及校準寄存器2，用于對比較模塊4輸出數據進行處理，產生校準值輸出到校準寄存器2，在測試完成時把測試結果輸出到測試控制器11 ;因為測試控制器11只在測試開始和測試結束時工作，這樣在測試的過程中，校準處理模塊12反應更快，節省校準測試所用的時間。更進一步的，所述校準處理模塊12還可以由判斷單元121和校準子模塊122組成；其中，所述判斷單元連接所述測試控制模塊11、所述比較模塊4以及所述校準子模塊122，所述校準子模塊122接收判斷模塊輸出結果并根據所述判斷輸出結果產生晶振的校準值輸出到校準寄存器中，所述判斷單元121用于接收比較模塊4的輸出結果并分析比較的結果，如果待校準晶振3的輸出信號與外部參考精準時鐘信號相同，則直接返回測試結果到所述測試控制器11中，校準子模塊122不工作；只有待校準晶振3的輸出信號與外部參考精準時鐘信號不相同時，才把判斷結果輸出到校準子模塊122處理。這樣各個模塊可以更有效的工作，提高校準測試的效率。所述判斷單元可以采用本領域常用的減法邏輯實現，獲得比較模塊的輸出值和目標值的差值，并根據差值的大小轉換為控制校準配置的信號，從而實現比較判斷的功能。當然，判斷單元還可以采用其它方式實現判斷比較模塊的輸出結果的功能。所述校準子模塊可以通過本領域常用的選擇和譯碼邏輯，實現根據判斷模塊輸出結果選擇對應的校準方法(如加快或減慢晶振的配置)。當然，還可以采用其它方式實現上述功能。
實施例二:請參考圖5，圖5為本發明實施例二中的一種可校準內部晶振芯片的結構圖；所述芯片的比較模塊為一計數器5，即所述芯片由測試處理模塊1、校準寄存器2、可校準晶振3、計數器5組成；其中，所述測試處理模塊I通過IO 口與外部中測機臺連接，所述校準寄存器2與所述測試處理模塊I連接，所述待校準晶振3與所述校準寄存器2連接，所述計數器5的時鐘信號為待校準晶振3的輸出信號，外部參考精準信號為所述計數器5的計數輸入，所述計數器5的計數結果輸出到所述測試處理模塊I。首先，所述芯片測試處理器I接收外部中測臺發出的測試指令，開始晶振的自校準測試，所述測試處理模塊I根據待校準晶振3的目標頻率與外部參考精準信號的頻率之間的對應關系產生一目標值M，其中，所述目標值M等于外部精準參考信號頻率與所述可校準晶振信號的目標頻率之間的比值，所述的目標值M也可以在所述中測機臺中產生通過測試指令發送到所述測試模塊I中，或者在所述芯片其他的模塊中產生再送到所述的測試處理模塊I中，本實施例以目標值M在所述測試處理模塊I產生的情況作說明；然后，所述計數器5以所述待校準晶振3的輸出信號作為時鐘信號對外部參考精準信號進行計數，得到計數值H，把計數值H輸出到所述測試處理模塊處理；接著，所述測試處理模塊I比較所述目標值M與所述計數器5的輸出計數值H之間的大小，如果所述目標值M與所述計數值H相等，由所述測試處理模塊I控制校準測試結束，所述測試處理模塊I輸出校準成功的測試結果到中測機臺；如果計數值H與目標值M的關系為H-M > N(其中N為比較調整的閾值，下同)，則所述測試處理模塊I產生一個大小為-KAf (其中K為大于O的整數，Af為晶振最小可調整值，KAf表示校準調整的步長，下同)的校準值，并輸出到所述校準寄存器2中；如果計數值H與目標值M的關系為H-M
<-N,則所述測試處理模塊I產生一個大小為KAf校準值輸出到校準寄存器2中；如果計數值H與目標值M的關系為O < H-M < N,則所述測試處理模塊I產生一個大小為-Λ f校準值輸出到校準寄存器2中；如果計數值H與目標值M的關系為-N < H-M < 0，則所述測試處理模塊I產生一個大小為Λ f校準值輸出到校準寄存器2中；最后，所述待校準晶振3根據所述校準寄存器2存儲的校準值校準頻率信號的輸出，再把校準后的輸出信號作為所述計數器5的時鐘信號對外部精準時鐘信號進行計數，直到所述計數值H與所述目標值M相等，測試結束，由所述測試校準模塊I輸出校準成功的測試結果到中測機臺，或者待校準晶振3達到最大校準限度時目標值M與所述計數值H仍不相等，測試結束，測試校準模塊I輸出校準失敗的測試結果到中測機臺；進一步的，請參考圖6，圖6為本發明實施例二中可校準芯片的另一種結構圖；所述計數器5還可以把外部參考精準信號作為時鐘信號輸入，所述待校準晶振3的輸出信號作為計數器5的計數輸入，再把計數結果輸出到所述測試處理模塊I中進行處理；如果計數值H與目標值相等，則測試結束，由所述測試處理模塊返回測試成功的測試結果；如果計數值H與目標值的關系為H-M > N,則所述測試處理模塊I產生一個大小為KAf校準值輸出到校準寄存器2中；如果計數值H與目標值的關系為H-M < -N,則所述測試處理模塊I產生一個大小為-KAf校準值輸出到所述校準寄存器2中；如果計數值H與目標值的關系為O
<H-M < N,則所述測試處理模塊I產生一個大小為Λ f校準值輸出到校準寄存器2中；如果計數值H與目標值的關系為-N < H-M < 0，則所述測試處理模塊I產生一個大小為-Af校準值輸出到校準寄存器2中；然后所述待校準晶振3根據所述校準寄存器2中的校準值對晶振的輸出進行校準。同樣的，還可以增加分頻器對所述待校準晶振3的輸出信號或外部參考精準信號先進行分頻處理再輸入到所述計數器5的時鐘輸入端和計數輸入端以滿足系統的不同需求；所述芯片的測試處理模塊I可以由測試控制器11以及校準處理模塊12組成，校準處理模塊12還可以由判斷單元121和校準模塊122組成；具體的在實施例一中已作闡述，在這不在重復說明。以上內容是結合具體的實施方式對本發明所作的進一步詳細說明，不能認定本發明的具體實施只局限于這些說明。對于本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發明的保護范圍。
權利要求
1.一種可自校準內部晶振的芯片，其特征在于，包括測試處理模塊、比較模塊、校準寄存器以及待校準的晶振； 所述比較模塊，用于接收待校準晶振的輸出信號與外部參考精準信號并進行比較，把比較結果輸入到所述測試處理模塊處理； 所述測試處理模塊，用于接收測試指令，處理所述比較模塊輸出的數據，產生校準值輸出到所述校準寄存器，并在校準結束后輸出校準結果； 所述校準寄存器，用于接收并保存所述測試處理模塊輸出的校準值，把所述校準值輸入到待校準的晶振； 所述待校準的晶振，根據所述校準值自校準晶振。
2.如權利要求1所述的芯片，其特征在于，比較模塊為一計數器，其中所述計數器用于對待校準晶振的輸出信號或外部參考精準信號進行計數并把計數結果輸出到所述測試處理模塊處理。
3.如權利要求1所述的芯片，其特征在于，所述比較器模塊還包括有一分頻器，可以對外部參考精準頻率信號或所述待校準晶振輸出的頻率信號進行分頻處理。
4.如權利要求1到3任一項所述的芯片，其特征在于，所述測試處理模塊包括有一測試控制器和一校準處理模塊； 所述測試控制器，用于控制晶振校準的開始結束，接收外部參考的精準信號，并在校準結束后輸出測試結果； 所述校準處理模塊，用于根據所述比較模塊輸出的數據進行處理，產生校準值輸出到所述校準寄存器。
5.如權利要求4所述的芯片，其特征在于，所述的校準處理模塊包括有一判斷單元和一校準子模塊； 所述判斷單元，用于判斷比較模塊輸出的數據，把判斷結果輸出到所述校準子模塊處理； 所述校準子模塊，用于根據判斷單元輸出的結果產生相對應的校準值并把校準值輸入所述校準寄存器。
6.一種晶振校準測試的系統，其特征在于，包括一中測機臺以及權利要求1-5任一項所述的芯片； 其中，所述中測機臺與所述芯片的測試處理模塊連接，用于發送測試指令，并在測試結束后接收測試結果； 中測機臺還與所述芯片的比較模塊連接，用于向所述比較模塊提供外部參考精準信號。
7.一種基于權利要求6所述系統的可自校準內部晶振芯片的校準方法， 其特征在于，包括以下步驟: 測試處理模塊接收中測機臺發送的測試命令，開始晶振的自校準測試； 待校準晶振輸出信號與外部精準參考信號輸入到比較模塊中進行比較，所述比較模塊把比較結果輸出到所述測試處理模塊； 所述測試處理模塊處理所述比較模塊輸出的比較結果，根據比較結果返回測試結果或者產生對應的校準值輸出到所述寄存器中；待校準晶振根據校準值的大小改變信號的輸出，把改變后的信號輸出到所述比較模塊再與外部參考精準信號進行比較； 校準完成后，測試處理模塊返回測試結果到中測機臺。
8.如權利要求7所述的校準方法，其特征在于，測試處理模塊處理所述比較模塊輸出的比較結果，根據比較結果返回測試結果或者產生對應的校準值輸出到所述寄存器中的步驟中，如果待校準晶振輸出信號與外部參考精準信號相等，測試結束，所述測試處理模塊返回測試結果到中測機臺；如果待校準晶振輸出信號與外部參考精準信號不相等，所述測試處理模塊產生一 K Λ f或-K Λ f的校準值輸出到校準寄存器，其中K為大于O的整數，Af為晶振最小可調整值，KAf表不校準調整的步長。
9.如權利要求7或8所述的校準方法，其特征在于，待校準晶振輸出信號與外部參考精準信號輸入一計數器中，其中，所述待校準晶振輸出信號與所述外部參考精準信號之中任一信號作為計數器的時鐘信號輸入，另一信號作為計數器的計數輸入，計數結果輸出到所述測試處理模塊處理。
10.如權利要求9所述的校準方法，其特征在于，還可以增加一分頻器對所述待校準晶振輸出信號或所述外部參考精準信號進行分頻處理后再輸出到計數器中。
全文摘要
本發明公開了一種可自校準內部晶振的芯片以及一種晶振校準測試系統，還公開了基于該系統晶振的校準方法，內部待校準晶振3輸出的信號與外部參考精準信號在比較模塊(4)中進行比較，比較結果輸出到測試處理模塊1中進行處理，測試處理模塊(1)根據比較的結果產生晶振的校準值輸出到校準寄存器(2)中保存，待校準晶振(3)根據校準寄存器(2)中的校準值校準輸出時鐘信號，實現芯片內部晶振的校準。
文檔編號G01R31/3193GK103116124SQ20111036589
公開日2013年5月22日 申請日期2011年11月17日 優先權日2011年11月17日
發明者石道林 申請人:國民技術股份有限公司