專利名稱：具有測試結構的半導體封裝元件及其測試方法
具有測試結構的半導體封裝元件及其測試方法技術領域
本發明是有關于一種具有測試結構的半導體封裝元件與測試方法，且特別是有關于一種適用于包含多個待測芯片的半導體封裝元件的測試結構及其測試方法。
背景技術：
傳統的芯片內部含有模塊電路及測試電路層(die wrapper)，一般而言，測試電路層是邊界掃瞄(boundary scan)或是電機電子工程師協會的1500標準(IEEE 1500)。經由測試電路層的設置，當待測芯片設于一測試板上，便可通過測試板輸入一測試向量信號至芯片的測試電路層，以達測試待測芯片的模塊電路的電路功能是否符合預期設計的目的。
然而，待測芯片內部額外設計測試電路層會造成整體電路設計的復雜度。并且，當多個待測芯片封裝于一半導體元件時，必須將各待測芯片的測試電路層連接至半導體元件用以電性連接外部的接點，進而增加半導體元件的整體接點數目。發明內容
本發明有關于一種具有測試結構的半導體封裝元件與測試方法，一實施例中，待測芯片可省略測試電路層，而降低待測芯片的電路設計復雜度，且此測試結構適用于具有多個待測芯片的半導體封裝元件，以滿足調整性及適應性的測試需求。
根據本發明的一實施例，提出一種半導體封裝元件。半導體封裝元件包括一基板、 一第一測試用芯片、一第一待測芯片及一第二待測芯片。第一測試用芯片設于基板上。第一待測芯片設于基板上。第二待測芯片電性連接于第一待測芯片。其中，一測試向量信號經由基板及第一測試用芯片傳送至第一待測芯片及第二待測芯片，以測試第一待測芯片及第二待測芯片。
根據本發明的另一實施例，提出一種半導體結構。半導體結構包括一基板、一測試用芯片、一第一待測芯片及一第二待測芯片。第一待測芯片設于基板上。第二待測芯片設于基板上。其中，一測試向量信號經由基板及測試用芯片至第一待測芯片及第二待測芯片， 以測試第一待測芯片及第二待測芯片。
根據本發明的另一實施例，提出一種半導體測試結構的測試方法。提供一半導體測試元件，半導體測試元件包括一基板、一測試用芯片、一第一待測芯片及一第二待測芯片，測試用芯片及第一待測芯片設于基板上，第二待測芯片電性連接于第一待測芯片；測試用芯片設定第一待測芯片及第二待測芯片為測試模式；傳輸一測試向量信號經由測試基板及測試用芯片至第一待測芯片及第二待測芯片，其中在測試第一待測芯片及第二待測芯片后，對應的一測試結果信號被輸出；以及，依據測試結果判斷第一待測芯片及第二待測芯片是否符合預期設計。
為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合附圖，作詳細說明如下


圖IA繪示本發明一實施例的半導體封裝元件的剖視圖。
圖IB繪示測試圖IA的第二待測芯片的信號路徑示意圖。
圖IC繪示測試圖IA的第一待測芯片的輸出/入導電孔的信號路徑示意圖。
圖2繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖3繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖4繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖5A繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖5B繪示測試圖5A的第一待測芯片的輸出/入導電孔的信號路徑示意圖。
圖6A繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖6B繪示測試圖6A的第一待測芯片的導電孔的信號路徑圖。
圖7A繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖7B繪示測試圖7A的第一待測芯片的輸出/入導電孔的信號路徑圖。
圖8繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖9繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖10繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
圖11繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
主要元件符號說明
100、200、300、400、500、600、700、800、900、1000、1100 半導體封裝元件
110、1010:基板
110sl、150sl 上表面
120,620 第一測試用芯片
220,625 第二測試用芯片
110a、120a、130a、140a、150a、220a、240a 測試輸入接點
110b、120b、130b、140b、150b、220b、240b 測試輸出接點
120vl、130v3、130v3'、130v3”、140v3、220vl 測試輸入導孔
120v2、130v4、130v4'、130v4”、140v4、220v2 測試輸出導孔
121、221、6洸測試電路
130,630 第一待測芯片
131,631 第一測試電路
132:輸入導電孔
133:輸出導電孔
140,640 第二待測芯片
141,641 第二測試電路
150 第一中介基板
250 第二中介基板
150s2 下表面
160 測試機臺
240 第三待測芯片
241 第三測試電路
370a 輸入焊線
370b 輸出焊線
400，、1000，半導體結構
Si、Sll 測試向量信號
S2 測試結果信號具體實施方式
請參照圖1A，其繪示本發明一實施例的半導體封裝元件的剖視圖。
半導體封裝元件100包括基板110、第一測試用芯片120、第一待測芯片130、第二待測芯片140及第一中介基板(interposer)150。
基板110可以是有機基板(organic substrate)、陶瓷基板(ceramic substrate)、軟板、硅載板(silicon interposer)或是金屬板，更可以是多層板或是單層板，其包括測試輸入接點IlOa及測試輸出接點110b。測試機臺(Automatic Test EqUipment，ATE)160輸出一測試向量信號Sl(例如是一二進位信號串列)或稱為測試信號， 經由測試輸入接點IlOa進入基板110及第一測試用芯片120，再由第一測試用芯片120將測試向量信號Sl傳輸至第一待測芯片130及第二待測芯片140，以測試第一待測芯片130 及第二待測芯片140的電路是否符合預期設計。
基板110通過第一測試用芯片120與第一中介基板150進行溝通，可使信號從基板110傳輸至第二待測芯片140以及使信號從第二待測芯片140傳輸至基板110。另一實施例中，基板110亦可通過焊線與第一中介基板150進行溝通(容后描述)。其中，基板110 可以是有機基板(organic substrate)、陶瓷基板(ceramic substrate)或是軟板，更可以是多層板或是單層板。
第一測試用芯片120獨立于第一待測芯片130、第二待測芯片140及測試機臺160配置。
第一測試用芯片120設于基板110上，其包括一測試電路121。測試電路121由數個正反器串接而成。具體的例子中，測試電路121可以是串化器(SERDES)。通過測試電路121，可將從少數個輸入接點輸入的信號轉換為多數個輸出信號分別傳輸至對應的輸出接點，或將從多數個輸入接點輸入的信號轉換為少數個輸出信號分別傳輸至對應的輸出接點，如此可大幅減少輸出/入接點的數量。本實施例中，第一測試用芯片120用以提供半導體封裝元件100 —測試信號傳遞路徑，亦即測試用芯片120可接收來自測試機臺160 的測試向量信號Sl與傳送測試結果信號S2至測試機臺160，而測試向量信號Sl的型態 (pattern)則由測試機臺160決定。
第一測試用芯片120更包括至少一測試輸入接點120a及至少一測試輸出接點 120b。測試輸入接點120a及測試輸出接點120b電性連接于測試電路121。測試向量信號 Sl經由測試輸入接點120a傳輸至第一測試用芯片120的測試電路121，而測試結果信號S2 經由測試輸出接點120b輸出。
第一測試用芯片120更包括至少一測試輸入導孔120vl及至少一測試輸出導孔 120v2。測試輸入導孔120vl及測試輸出導孔120v2電性連接于測試電路121。測試向量信號Sl可經由測試輸出導孔120v2輸出，而測試結果信號S2可經由測試輸入導孔120vl傳輸至第一測試用芯片120。此外，測試輸入導孔120vl及測試輸出導孔120v2例如是硅穿孔 (Through-Silicon Via, TSV)，然此非用以限制本實施例。
第一待測芯片130設于基板110上。本實施例中，第一待測芯片130包括模塊電路(未繪示)及第一測試電路131。第一測試電路131例如是符合電機電子工程師協會的 1500標準(IEEE 1500)或是邊界掃描(boundary scan)，一般具有正反器或暫存器。第一待測芯片130的功能由模塊電路所提供。測試向量信號Sl通過第一測試電路131測試第一待測芯片130的模塊電路。通過第一測試電路131，可將從少數個輸入接點輸入的信號轉換為多數個輸出信號并分別傳輸至對應的輸出接點，或將從多數個輸入接點輸入的信號轉換為少數個輸出信號并分別傳輸至對應的輸出接點，如此可大幅減少輸入接點的數量。
第一待測芯片130包括至少一測試輸入接點130a及至少一測試輸出接點130b。 測試輸入接點130a及測試輸出接點130b電性連接于第一測試電路131。測試向量信號Sl 可通過測試輸入接點130a傳輸至第一待測芯片130的第一測試電路131，而測試結果信號 S2可經由測試輸出接點130b輸出。
第二待測芯片140電性連接于第一待測芯片130。本實施例中，第二待測芯片140 包括模塊電路(未繪示)及第二測試電路141。第二測試電路141例如是符合電機電子工程師協會的1500標準(IEEE 1500)或是邊界掃描(boundary scan)，一般具有正反器或暫存器。第二待測芯片140的功能由模塊電路所提供。測試向量信號Sl通過第二測試電路 141測試第二待測芯片140的模塊電路。此外，第二測試電路141的電路結構可相似于第一測試電路131，容此不再贅述。
通過第二測試電路141，可將從少數個輸入接點輸入的信號轉換為多數個輸出信號并分別傳輸至對應的輸出接點，或將從多數個輸入接點輸入的信號轉換為少數個輸出信號并分別傳輸至對應的輸出接點，如此，可大幅減少輸入接點的數量。
第二待測芯片140包括至少一測試輸入接點140a及至少一測試輸出接點140b。 測試輸入接點140a及測試輸出接點140b電性連接于第二測試電路141。測試向量信號Sl 可通過測試輸入接點140a傳輸至第二待測芯片140的第二測試電路141，而測試結果信號 S2可經由測試輸出接點140b輸出。
第一中介基板150具有相對的上表面150sl與下表面150s2。第一待測芯片130 及第一測試用芯片120設于第一中介基板150的下表面150s2與基板110之間，而第二待測芯片140設于第一中介基板150的上表面150sl上。
第一中介基板150包括至少一測試輸入接點150a及至少一測試輸出接點150b。測試向量信號Sl可通過測試輸入接點150a傳輸至第一中介基板150，而測試結果信號S2可經由測試輸出接點150b輸出。第一中介基板150可以是有機基板(organic substrate), 陶瓷基板(ceramic substrate)、軟板或是金屬板，更可以是多層板或是單層板。
另一實施例中，如圖IA所示的半導體封裝元件100更可以包括一封裝體，其設置于基板110的上表面，用以覆蓋基板110、第一測試用芯片120、第一待測芯片130、第二待測芯片140及第一中介基板150。
以下說明半導體封裝元件的測試方法。
提供如圖IA所示的半導體封裝元件100。然后，第一測試用芯片120的測試電路121設定第一待測芯片130及第二待測芯片140為測試模式。然后，測試機臺160傳送測試向量信號Sl經由基板110、第一測試用芯片120至第一待測芯片130及第二待測芯片140， 以測試第一待測芯片130及第二待測芯片140，并以測試結果信號S2輸出。然后，測試機臺 160依據測試結果信號S2判斷第一待測芯片130及第二待測芯片140是否符合預期設計。 以下進一步舉例說明測試向量信號及測試結果信號的傳輸路徑。
如圖IA所示，在測試第一待測芯片130的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片120的測試電路121 —基板110 —第一待測芯片130的第一測試電路131。然后，測試向量信號S 11傳送至第一測試電路131以測試第一待測芯片130 的模塊電路，并輸出測試結果信號S2。測試結果信號S2經由第一待測芯片130的測試電路 131而傳輸至基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。 測試機臺160依據測試結果信號S2判斷第一待測芯片130的電路是否符合預期設計。例如，當測試向量信號Sl的序列10010，其對應正確的測試結果信號例如是01010，若實際輸出測試結果信號S2為01110 (不等于正確的測試結果信號)，則表示第一待測芯片130的電路不符合預期設計。
如圖IA所示，本實施例中，從單個測試輸入接點120a的測試向量信號Sl通過第一測試用芯片120的測試電路121輸出二個測試向量信號Sll并分別通過二個測試輸出接點120b傳輸至基板110。
如圖IA所示，本實施例中，測試結果信號S2經由第一待測芯片130的測試電路 131，并由二個測試輸出接點130b傳輸至基板110，然另一實施例中，測試結果信號S2亦可經由第一待測芯片130的測試電路131，而從單個或超過二個測試輸出接點130b傳輸至基板110。此外，由于基板110可以是多層基板或單層基板，因此信號可于基板110中同一層或不同層的圖案化線路層傳輸。
請參照圖1B，其繪示測試圖IA的第二待測芯片的信號路徑示意圖。
在測試第二待測芯片140的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —測試輸出導孔120v2 —第一中介基板150 —第二待測芯片140的第二測試電路141。然后，測試向量信號Sll通過第二測試電路141測試第二待測芯片140的模塊電路，并以測試結果信號S2輸出。測試結果信號S2經由第二待測芯片 140的第二測試電路141而傳輸至第一中介基板150 —測試輸入導孔120vl —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2 判斷第二待測芯片140的模塊電路是否符合預期設計。
如圖IB所示，本實施例中，從單個測試輸入接點120a的測試向量信號Sl通過測試電路121輸出二個測試向量信號Sll并分別通過二個測試輸出導孔120v2傳輸至第一中介基板150。
如圖IB所示，本實施例中，測試結果信號S2經由第二待測芯片140的第二測試電路141，而從二個測試輸出接點140b傳輸至第一中介基板150。另一實施例中，測試結果信號S2可經由第二待測芯片140的第二測試電路141，而從單個或超過二個測試輸出接點 140b傳輸至第一中介基板150。
第一中介基板150內的信號可于第一中介基板150中同一層或不同層的圖案化線路層傳輸。
另一實施例中，第一測試用芯片120設于基板110的上表面IlOsl (圖1A)上，而第一待測芯片130及第二待測芯片140可同設于第一中介基板150的上表面150sl (圖1A)上。
此外，亦可測試第一待測芯片130的輸出/入導電孔，以下進一步說明
請參照圖1C，其繪示測試圖IA的第一待測芯片的輸出/入導電孔的信號路徑示意圖。第一待測芯片130包括至少一輸入導電孔132及至少一輸出導電孔133。輸入導電孔 132及輸出導電孔133作為第一待測芯片130本身的輸/出入接點。輸入導電孔132及輸出導電孔133電性連接于模塊電路及第一測試電路131。此外，輸入導電孔132及輸出導電孔133例如是硅穿孔。
如圖IC所示，在測試輸入導電孔132的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —測試輸出導孔120V2’ 一第一中介基板 150 —第二待測芯片140的第二測試電路141 —第一中介基板150 —輸入導電孔132。測試向量信號Sl經過輸入導電孔132后以測試結果信號S2輸出。測試結果信號S2經由第一待測芯片130的第一測試電路131傳輸至基板110 —第一測試用芯片120的測試電路 121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸入導電孔132 的電性連接是否正常。例如，當測試向量信號Sl的序列10 ( 二個位元分別對應二個輸入導電孔132)，其對應正確的測試結果信號例如是10，若實際輸出測試結果信號S2為10，則表示輸入導電孔132的電性連接正常。
如圖IC所示，在測試輸出導電孔133的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —基板110 —經由第一待測芯片130的第一測試電路131傳送至輸出導電孔133。測試向量信號Sl經過輸出導電孔133后以測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —第二待測芯片140的第二測試電路141 —第一中介基板150 —測試輸入導孔120vl，一第一測試用芯片120的測試電路 121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸出導電孔133 的電性連接是否正常。例如，當測試向量信號Sl的序列100(三個位元分別對應三個輸出導電孔133)，其對應正確的測試結果信號例如是100，若實際輸出測試結果信號S2為101 (不等于正確的測試結果信號)，則表示輸出導電孔133的電性連接不正常。
如圖IC所示，在測試待測芯片的輸出/入導電孔的過程中，測試向量信號Sl經由測試輸入導孔120vl’及測試輸出導孔120ν2’。另一實施例中，測試向量信號Sl經由測試輸入導孔120vl’及測試輸出導孔120ν2’可經由測試輸入導孔120vl及測試輸出導孔120v2 去測試待測芯片的輸出/入導電孔，即，測試第一待測芯片130的模塊電路所采用的測試導孔與測試輸出/入導電孔所采用的測試導孔亦可共用。
雖然上述測試第一待測芯片130、第二待測芯片140及第一待測芯片130的輸入導電孔132及輸出導電孔133分別說明，然實際測試中，可于一次測試向量信號Sl的輸入中一并測試第一待測芯片130、第二待測芯片140及第一待測芯片130的輸入導電孔132與輸出導電孔133中至少一者。
請參照圖2，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件200包括基板110、第一測試用芯片120及第二測試用芯片220、 第一待測芯片130、第二待測芯片140、第三待測芯片M0、第一中介基板150及第二中介基板 250。
第二測試用芯片220設于第一中介基板150的上表面150sl上，其包括一測試電路221。測試電路221的電路結構可相似于測試電路121，容此不再贅述。本實施例中，第二測試用芯片220用以提供半導體封裝元件200 —傳送測試信號的路徑，亦即第二測試用芯片220接收來自第一測試用芯片120的測試向量信號Si，并輸出測試結果信號S2至第一測試用芯片120，而測試向量信號Sl的型態(pattern)可由測試機臺160決定。
如圖2所示，第二測試用芯片220更包括至少一測試輸入接點220a及至少一測試輸出接點220b。測試輸入接點220a及測試輸出接點220b電性連接于測試電路221。測試向量信號Sl可通過測試輸入接點220a傳輸至第二測試用芯片220的測試電路221，而測試結果信號S2可經由測試輸出接點220b輸出。
如圖2所示，第二測試用芯片220更包括至少一測試輸入導孔220vl及至少一測試輸出導孔220v2。測試輸入導孔220vl及測試輸出導孔220v2電性連接于測試電路221。 測試向量信號Sl可經由測試輸出導孔220v2輸出，而經由測試輸入導孔220vl傳輸至第二測試用芯片220。此外，測試輸入導孔220vl及測試輸出導孔220v2例如是硅穿孔。
如圖2所示，第三待測芯片240設于第二中介基板250上。本實施例中，第三待測芯片240包括模塊電路及第三測試電路Ml，測試電路例如是符合邊界掃描或是電機電子工程師協會的1500標準(IEEE 1500)。第三待測芯片240的功能由模塊電路所提供。測試向量信號Sl通過第三測試電路241測試第三待測芯片240的模塊電路。第三測試電路Ml 的電路結構可相似于第一測試電路131，容此不再贅述。通過第三測試電路M1，可將從少數個輸入接點輸入的信號轉換為多數個輸出信號，并分別傳輸至對應的輸出接點，或將從多數個輸入接點輸入的信號轉換為少數個輸出信號，并分別傳輸至對應的輸出接點，如此， 可大幅減少輸入接點的數量。
第三待測芯片240包括至少一測試輸入接點MOa及至少一測試輸出接點240b。 測試輸入接點MOa及測試輸出接點MOb電性連接于第三測試電路Ml。測試向量信號Sl 可通過測試輸入接點MOa傳輸至第三待測芯片240的第三測試電路M1，而測試結果信號 S2可經由測試輸出接點MOb輸出。
在測試第三待測芯片MO的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —測試輸出導孔120v2 —第一中介基板150 —第二測試用芯片220的測試電路221 —測試輸出導孔220v2 —第二中介基板250 —第三待測芯片240的第三測試電路Ml。然后，測試向量信號Sl通過第三測試電路241測試第三待測芯片MO的模塊電路，并以測試結果信號S2輸出。測試結果信號S2傳輸至第二中介基板 250 —測試輸入導孔220vl —測試電路221 —第一中介基板150 —測試輸入導孔120vl — 測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷第三待測芯片MO的電路是否符合預期設計。
如圖2所示，測試第一待測芯片130、第二待測芯片140、第一待測芯片130的輸出 /入導電孔及第二待測芯片140的輸出/入導電孔的信號路徑相似于測試上述半導體封裝元件100時的信號路徑，容此不再贅述。
請參照圖3，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件300包括基板110、第一測試用芯片120、第一待測芯片130、第二待測芯片140、第一中介基板150、至少一輸入焊線370a及至少一輸出焊線370b。
相較于半導體封裝元件100，半導體封裝元件300的基板110與第一中介基板150 以焊線溝通，使信號可從基板110傳輸至第二待測芯片140及使信號可從第二待測芯片140 傳輸至基板110。
輸入焊線370a及輸出焊線370b連接第一中介基板150與基板110。測試向量信號Sl經由輸入焊線370a傳輸至第一中介基板150，而測試結果信號S2經由輸出焊線370b 傳輸至基板110。在此情況下，第一測試用芯片120可選擇性地省略圖IA的測試輸入導孔 120vl及測試輸出導孔120v2。
如圖3所示，在測試第二待測芯片140的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —輸入焊線370a —第一中介基板150 —第二待測芯片140的第二測試電路141。然后，測試向量信號Sl通過第二測試電路141測試第二待測芯片140的模塊電路，并以測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —輸出焊線370b —基板110 —第一測試用芯片120的測試電路121 —測試機臺160。測試機臺160依據測試結果信號S2判斷第二待測芯片140的電路是否符合預期設計。
請參照圖4，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件400包括半導體結構400’及第一測試用芯片120。其中，半導體結構400’包括基板110、第一待測芯片130及第二待測芯片140。本實施例中，基板110例如是硅晶圓、有機基板或陶瓷基板，第一測試用芯片120用以測試半導體結構400’。
如圖4所示，第一待測芯片130的第一測試電路131可電性連接至少一測試輸入導孔130v3及至少一測試輸出導孔130v4。測試向量信號Sl經由測試輸出導孔130v4傳輸至第二待測芯片140的第二測試電路141，而測試結果信號S2經由測試輸入導孔130v3傳輸至第一待測芯片130的第一測試電路131。
如圖4所示，在測試第二待測芯片140的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —基板110 —測試輸出導孔130v4 —第二待測芯片140的第二測試電路141。然后，測試向量信號Sl通過第二測試電路141測試第二待測芯片140的模塊電路，并以測試結果信號S2輸出。測試結果信號S2傳輸至測試輸入導孔130v3 —基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。
圖4中，測試第一待測芯片130的信號傳遞路徑相似于測試上述半導體封裝元件 100的信號傳遞路徑，容此不再贅述。
請參照圖5A，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件500包括基板110、第一測試用芯片120、第一待測芯片130、第二待測芯片140、第三待測芯片240及第一中介基板150。
第一待測芯片130、第二待測芯片140與第三待測芯片MO以構成三維(3D)堆迭結構。其中，第二待測芯片140設于第一待測芯片130上，且與第一待測芯片130電性連接， 而第三待測芯片240設于第二待測芯片140上，且與第二待測芯片140電性連接。
第一待測芯片130包括至少一測試輸入導孔130v3、130v3’、至少一測試輸出導孔 130v4及130v4’。對第二待測芯片140的測試向量信號Sl可經由測試輸出導孔130v4傳輸至第二待測芯片140，而第二待測芯片140的測試結果信號S2可經由測試輸入導孔130v3傳輸至第一待測芯片130。
圖5A中，第m層待測芯片的測試輸入導孔的數量至少n-m個，其中η代表待測芯片的數量。進一步地說，設于基板Iio上的待測芯片屬于第1層待測芯片，即m等于1，而設于第一待測芯片130上的待測芯片屬于第2層的待測芯片，即m等于2，以此類推。舉例來說，以第一待測芯片130 (m等于1)為例，第一待測芯片130的測試輸入導孔的數量至少 2個(η等于3，m等于1)。另一實施例中，測試輸入導孔的數量不受n-m個的限制，例如，測試向量信號Sl可經由同一測試輸入導孔(共用導孔)測試第一待測芯片130、第二待測芯片140及第三待測芯片M0。
相似地，設于基板110的第一待測芯片130的測試輸出導孔的數量至少2個(η等于3，m等于1)。另一實施例中，測試向量信號Sl可經由同一測試輸出導孔(共用導孔)測試第一待測芯片130、第二待測芯片140及第三待測芯片M0。
第二待測芯片140包括至少一測試輸入導孔140v3及至少一測試輸出導孔140v4。 本實施例中，對第三待測芯片240的測試向量信號Sl可經由測試輸出導孔130v4’及140v4 傳輸至第三待測芯片對0，而第三待測芯片MO的測試結果信號S2可經由測試輸入導孔 140v3及140v3'傳輸至基板110。
圖5A中，第二待測芯片140的測試輸入導孔140v3的數量至少1個(即，η等于 3，m等于2)。相似地，第二待測芯片140的測試輸出導孔140v4的數量至少1個(即，η等于3，m等于2)。
如圖5A所示，在測試第三待測芯片240的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片120的測試電路121 —測試輸出導孔130v4’ 一測試輸出導孔 140v4 —第三待測芯片MO的第三測試電路Ml。然后，測試向量信號Sl通過第三測試電路241測試第三待測芯片MO的模塊電路，并以測試結果信號S2輸出。測試結果信號S2 傳輸至測試輸入導孔140v3 —測試輸入導孔130v3’ 一基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷第三待測芯片MO的電路是否符合預期設計。
此外，測試圖5A的第一待測芯片130、第二待測芯片140、第一待測芯片130的輸出/入導電孔及第二待測芯片140的輸出/入導電孔的信號路徑相似于測試上述半導體封裝元件100時的信號路徑，容此不再贅述。
請參照圖5B，其繪示測試圖5A的第一待測芯片的輸出/入導電孔的信號路徑示意圖。
如圖5B所示，在測試輸入導電孔132的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —基板110 —第一待測芯片130的第一測試電路131 —測試輸出導孔130v4”一第二待測芯片140的第二測試電路141 —輸入導電孔 132。測試向量信號Sl經過輸入導電孔132后以測試結果信號S2輸出。測試結果信號S2 傳輸至第一待測芯片的第一測試電路131 —基板110 —第一測試用芯片120的測試電路 121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸入導電孔132 的電性連接是否正常。
如圖5B所示，在測試輸出導電孔133的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —基板110 —輸出導電孔133。測試向量信號Sl經過輸出導電孔133后以測試結果信號S2輸出。測試結果信號S2傳輸至第二待測芯片140的第二測試電路141 —測試輸入導孔130v3” 一基板110 —第一測試用芯片120 的測試電路121—基板110—測試機臺160。測試機臺160依據測試結果信號S2判斷輸出導電孔133的電性連接是否正常。
請參照圖6A，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件600包括基板110、第一測試用芯片620、第二測試用芯片625、第一待測芯片630、第二待測芯片640及第一中介基板150。其中，第一待測芯片630相似于第一待測芯片130，而第二待測芯片640相似于第二待測芯片140。
第一測試用芯片620設于基板110上，其包括測試電路621。本實施例中，測試電路121及第一測試電路131整合成測試電路621，在此情況下，第一待測芯片630可選擇性地省略第一測試電路631 (如此，第一待測芯片630如同省略第一測試電路131的第一待測芯片130)。
第二測試用芯片625設于第一中介基板150上，其包括測試電路626。本實施例中，測試電路221及第二測試電路141整合成測試電路626，在此情況下，第二待測芯片640 可選擇性地省略第二測試電路641(如此，第二待測芯片640如同省略第二測試電路141的第二待測芯片140)。
如圖6A所示，在測試第二待測芯片640的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片620的測試電路621 —測試輸出導孔120V2 —第一中介基板 150 —第二測試用芯片625的測試電路626 —第二待測芯片640的第二測試電路141。然后，測試向量信號Sl通過第二測試用芯片625的測試電路6 測試第二待測芯片640的模塊電路后，輸出測試結果信號S2。測試結果信號S2傳輸至第一中介基板150 —第二測試用芯片625的測試電路擬6 —第一中介基板150 —測試輸入導孔120vl —第一測試用芯片 620的測試電路621 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷第二待測芯片640的模塊電路是否符合預期設計。
圖6A中，測試第一待測芯片630及第一待測芯片630的輸出/入導電孔的信號路徑相似于測試上述半導體測試結構100時的信號路徑，容此不再贅述。
請參照圖6B，其繪示測試圖6A的第一待測芯片的導電孔的信號路徑圖。
如圖6B所示，在測試輸入導電孔132的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片620的測試電路621 —測試輸出導孔120V2 —第一中介基板 150 —第二測試用芯片625的測試電路626 —第一中介基板150 —輸入導電孔132。測試向量信號Sl經過輸入導電孔132后以一測試結果信號S2輸出。測試結果信號S2傳輸至基板110 —第一測試用芯片620的測試電路621 —基板110 —測試機臺160。測試機臺160 依據測試結果信號S2判斷輸入導電孔132的電性連接是否正常。
如圖6B所示，在測試輸出導電孔133的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片620的測試電路621 —基板110 —輸出導電孔133。測試向量信號Sl經過輸出導電孔133后以一測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —第二測試用芯片625的測試電路626 —第一中介基板150 —測試輸入導孔 120vl —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸出導電孔 133的電性連接是否正常。
另一實施例中，半導體封裝元件600亦可在省略第二測試用芯片625的設計下，達到測試輸入導電孔132及輸出導電孔133的目的。
請參照圖7A，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件700包括基板110、第一測試用芯片620、第二測試用芯片625、第一待測芯片630、第二待測芯片640、第一中介基板150、至少一輸入焊線370a及至少一輸出焊線370b。
輸入焊線370a及輸出焊線370b連接第一中介基板150與基板110。測試向量信號Sl經由輸入焊線370a傳輸至第一中介基板150，而測試結果信號S2經由輸出焊線370b 傳輸至基板110。在此情況下，第一測試用芯片620可選擇性地省略圖6A的測試輸入導孔 120vl及測試輸出導孔120v2。
如圖7A所示，在測試第二待測芯片640的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片620的測試電路621 —基板110 —輸入焊線370a —第一中介基板150 —第二待測芯片640。然后，測試向量信號Sl通過第二測試用芯片625的測試電路 626輸出測試信號并測試第二待測芯片640的模塊電路后，以測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —第二測試用芯片625的測試電路6 —第一中介基板150 —輸出焊線370b —基板110 —第一測試用芯片620的測試電路621 —基板110 — 測試機臺160。測試機臺160依據測試結果信號S2判斷第二待測芯片640的電路是否符合預期設計。
圖7A中，測試第一待測芯片630的信號路徑相似于測試上述半導體測試結構100 的信號路徑，容此不再贅述。
請參照圖7B，其繪示測試圖7A的第一待測芯片的輸出/入導電孔的信號路徑圖。
如圖7B所示，在測試輸入導電孔132的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片620的測試電路621 —輸入焊線370a —第一中介基板150 —第二測試用芯片625的測試電路6 —第一中介基板150 —輸入導電孔132。測試向量信號 Sl經過輸入導電孔132后以一測試結果信號S2輸出。測試結果信號S2傳輸至基板110 — 第一測試用芯片620的測試電路621 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸入導電孔132的電性連接是否正常。
如圖7B所示，在測試輸出導電孔133的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片620的測試電路621 —基板110 —輸出導電孔133。測試向量信號Sl經過輸出導電孔133后以一測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —測試電路6 —第一中介基板150 —輸出焊線370b —基板110 —第一測試電路621 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷輸出導電孔 133的電性連接是否正常。
另一實施例中，半導體封裝元件700亦可在省略第二測試用芯片625的設計下，達到測試輸入導電孔132及輸出導電孔133的目的。
請參照圖8，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件800包括基板110、第一測試用芯片120、第二測試用芯片625、第一待測芯片130、第二待測芯片640及第一中介基板150。
如圖8所示，在測試第二待測芯片640的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —測試輸出導孔120v2 —第一中介基板 150 —第二測試用芯片625的測試電路6 —第一中介基板150 —第二待測芯片640。測試向量信號Sl通過第二測試用芯片625的測試電路6 輸出測試信號并測試第二待測芯片640的模塊電路后，輸出測試結果信號S2。測試結果信號S2傳輸至第一中介基板150 — 第二測試用芯片625的測試電路擬6 —第一中介基板150 —測試輸入導孔120vl —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷第二待測芯片640的模塊電路是否符合預期設計。
如圖8所示，測試第一待測芯片130的信號路徑相似于測試上述半導體封裝元件 100的信號路徑，容此不再贅述。
如圖8所示，測試第一待測芯片130的輸出/入導電孔的信號路徑相似于測試上述半導體測試結構600(圖6B)的信號路徑，容此不再贅述。
請參照圖9，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件900包括基板110、第一測試用芯片120、第二測試用芯片625、第一待測芯片130、第二待測芯片640、第一中介基板150、至少一輸入焊線370a及至少一輸出焊線370b。
輸入焊線370a及輸出焊線370b連接第一中介基板150與基板110。測試向量信號Sl經由輸入焊線370a傳輸至第一中介基板150，而測試結果信號S2經由輸出焊線370b 傳輸至基板110。在此情況下，第一測試用芯片120可選擇性地省略圖8的測試輸入導孔 120vl及測試輸出導孔120v2。
在測試第二待測芯片640的過程中，測試向量信號Sl的傳輸路徑基板110 —第一測試用芯片120的測試電路121 —基板110 —輸入焊線370a —第一中介基板150 —第二測試用芯片625的測試電路擬6 —第一中介基板150 —第二待測芯片640。然后，測試向量信號Sl通過第二測試用芯片625的測試電路擬6輸出測試信號并測試第二待測芯片640 的模塊電路后，以測試結果信號S2輸出。測試結果信號S2傳輸至第一中介基板150 —第二測試用芯片625的測試電路626 —第一中介基板150 —輸出焊線370b —基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號S2判斷第二待測芯片640的電路是否符合預期設計。
如圖9所示，測試第一待測芯片130時的信號路徑相似于測試上述半導體封裝元件100的信號路徑，容此不再贅述。
如圖9所示，測試第一待測芯片130的輸出/入導電孔的信號路徑相似于測試上述半導體測試結構700(圖7B)的信號路徑，容此不再贅述。
請參照圖10，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件1000包括半導體結構1000’及第一測試用芯片120。其中，半導體結構1000’包括基板1010、第一待測芯片130及第二待測芯片140，而第一測試用芯片 120用以測試半導體結構1000’。
第一測試用芯片120、第一待測芯片130及第二待測芯片140設于基板1010的上表面IlOsl上，其中基板1010例如是中介基板(interposer)，其結構可相似于第一中介基板 150。
如圖10所示，測試第一待測芯片130的信號路徑相似于測試上述半導體封裝元件100的信號路徑，容此不再贅述。此外，本實施例中，測試圖10的第二待測芯片140的信號路徑相似于測試第一待測芯片130的信號路徑，容此不再贅述。
雖然圖未繪示，然半導體結構1000’更包括一基板，其可設于半導體結構1000’的基板1010的下表面。此基板例如是測試基板，其結構可相似于圖IA的基板110。
請參照圖11，其繪示依照本發明另一實施例的半導體封裝元件的剖視圖。
半導體封裝元件1100包括基板110、第一測試用芯片120及第二測試用芯片220、 第一待測芯片130、第二待測芯片140及第一中介基板150。
第一測試用芯片120、第一待測芯片130及第二測試用芯片220設于基板110上， 且位于基板110與第一中介基板150的下表面150S2之間。第二待測芯片140設于第一中介基板150的上表面150sl上。
如圖11所示，在測試第一待測芯片130的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片120的測試電路121 —基板110 —第一待測芯片130的第一測試電路131。然后，測試向量信號Sll傳送至第一測試電路131以測試第一待測芯片130的模塊電路，并輸出測試結果信號S2。測試結果信號S2經由第一待測芯片130的測試電路 131而傳輸至基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。 測試機臺160依據測試結果信號S2判斷第一待測芯片130的電路是否符合預期設計。
如圖11所示，在測試第二待測芯片130的過程中，測試向量信號Sl的傳輸路徑 基板110 —第一測試用芯片120的測試電路121 —基板110 —第二測試用芯片220的測試電路221 —測試輸出導孔220v2 —第一中介基板150 —第二待測芯片140的第二測試電路 141。然后，測試向量信號Sl傳送至第二測試電路141以測試第二待測芯片140的模塊電路，并輸出測試結果信號S2。測試結果信號S2經由第二待測芯片140的第二測試電路141 而傳輸至第一中介基板150 —測試輸入導孔220vl —測試電路221 —基板110 —第一測試用芯片120的測試電路121 —基板110 —測試機臺160。測試機臺160依據測試結果信號 S2判斷第二待測芯片140的電路是否符合預期設計。
另一實施例中，在測試圖11的第二待測芯片130的過程中，測試向量信號Sl亦可經由第一測試用芯片120的測試輸入導孔120vl (未繪示)及測試輸出導孔120v2(未繪示)去測試第二待測芯片140。
本發明提出設置有測試用芯片于半導體封裝元件，可提供待測芯片一測試信號傳輸路徑，除了可測試上述硅穿孔芯片，亦可測試其它型態芯片的測試，或是測試其它型態的半導體封裝元件，例如是堆迭組裝、相鄰組裝(side-by-side)、封裝迭加等(Package on Package,PoP)。因此，本發明實施例的半導體封裝元件提供了測試上的可調整性與適應性， 可因應各種不同種類芯片、不同設計芯片及/或不同廠商出貨芯片的測試需求。
由上可知，列屬于同一層(同設于一基板的同一表面或一中介基板的同一表面上)的測試用芯片及/或待測芯片可通過測試輸出/入導孔、輸出/入導電孔及/或焊線與不同層(同設于另一基板的同一表面或另一中介基板的同一表面上)的測試用芯片及/ 或待測芯片進行溝通。
由上可知，多個測試用芯片可同設于一基板的同一表面或分別設于基板的同一表面及中介基板的同一表面上。相似地，多個待測芯片可同設于一基板的同一表面、同設于一中介基板的同一表面或分別設于基板的同一表面及一中介基板的同一表面上。
綜上所述，雖然本發明已以實施例揭露如上，然其并非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾。因此，本發明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種半導體封裝元件，包括一基板；一第一測試用芯片，設于該基板上；一第一待測芯片，設于該基板上；一第二待測芯片，電性連接于該第一待測芯片；其中，一測試向量信號經由該基板及該第一測試用芯片傳送至該第一待測芯片及該第二待測芯片，以測試該第一待測芯片及該第二待測芯片。
2.如權利要求1所述的半導體封裝元件，其中該第一待測芯片與該第二待測芯片中至少一者包括測試電路。
3.如權利要求1所述的半導體封裝元件，其中該第一測試用芯片包括一測試導孔，該半導體封裝元件更包括一第一中介基板，具有一上表面與一下表面，該第一待測芯片及該第一測試用芯片設于該第一中介基板的該下表面與該基板之間，而該第二待測芯片設于該第一中介基板的該上表面；其中，該測試向量信號經由該基板、該第一測試用芯片的該測試導孔、該第一中介基板至該第二待測芯片，以測試該第二待測芯片。
4.如權利要求1所述的半導體封裝元件，更包括一第一中介基板，具有一上表面與一下表面，該第一待測芯片及該第一測試用芯片設于該第一中介基板的該下表面與該基板之間，而該第二待測芯片設于該第一中介基板的該上表面；以及一焊線，連接該第一中介基板與該基板；其中，該測試向量信號經由該基板、該第一測試用芯片、該焊線、該第一中介基板至該第二待測芯片，以測試該第二待測芯片。
5.如權利要求1所述的半導體封裝元件，其中該第一待測芯片包括一導電孔，該測試向量信號經由該基板、該第一測試用芯片、該第一待測芯片的該導電孔至該第二待測芯片， 以測試該第二待測芯片是否符合預期設計。
6.如權利要求1所述的半導體封裝元件，其中該第一測試用芯片包括一測試導孔，該半導體封裝元件更包括一第一中介基板，具有一上表面與一下表面，該第一待測芯片及該第一測試用芯片設于該第一中介基板的該下表面與該基板之間，而該第二待測芯片設于該第一中介基板的該上表面上；一第二中介基板，具有一上表面與一下表面；一第二測試用芯片，設于該第一中介基板的該上表面，且設于該第二中介基板的該下表面與該第一中介基板之間；一第三待測芯片，設于該第二中介基板的該上表面；其中，該測試向量信號經由該基板、該第一測試用芯片的該測試導孔、該第一中介基板、該第二測試用芯片、第二中介基板至該第三待測芯片，以測試該第三待測芯片。
7.如權利要求1所述的半導體封裝元件，其中該基板硅晶圓、有機基板、陶瓷基板或金屬板。
8.如權利要求1所述的半導體封裝元件，其中該第一測試用芯片包括一測試導孔，該半導體封裝元件更包括一第一中介基板，具有一上表面與一下表面，該第一待測芯片及該第一測試用芯片設于該第一中介基板的該下表面與該基板之間，而該第二待測芯片設于該第一中介基板的該上表面；一第二測試用芯片，設于該第一中介基板的該上表面；其中，該測試向量信號經由該基板、該第一測試用芯片的該測試導孔、該第一中介基板、該第二測試用芯片至該第二待測芯片，以測試該第二待測芯片。
9.一種半導體封裝元件，包括一基板；一測試用芯片，設于該基板上；一第一待測芯片，設于該基板上；以及一第二待測芯片，設于該基板上；其中，一測試向量信號經由該基板及該測試用芯片至該第一待測芯片及該第二待測芯片，以測試該第一待測芯片及該第二待測芯片。
10.如權利要求9所述的半導體封裝元件，其中該基板硅晶圓、有機基板、陶瓷基板或金屬板。
11.一種半導體封裝元件的測試方法，包括提供一半導體封裝元件，該半導體封裝元件包括一基板、一測試用芯片、一第一待測芯片及一第二待測芯片，該測試用芯片及該第一待測芯片設于該基板上，該第二待測芯片電性連接于該第一待測芯片；該測試用芯片設定該第一待測芯片及該第二待測芯片為測試模式；傳輸一測試向量信號經由該測試基板及該測試用芯片去測試該第一待測芯片及該第二待測芯片，其中在測試該第一待測芯片及該第二待測芯片后，對應的一測試結果信號被輸出；以及依據該測試結果判斷該第一待測芯片及該第二待測芯片是否符合預期設計。
全文摘要
一種具有測試結構的半導體封裝元件及其測試方法。半導體封裝元件包括基板、測試用芯片、第一待測芯片及第二待測芯片。測試用芯片及第一待測芯片設于基板上。第二待測芯片電性連接于第一待測芯片。其中，一測試向量信號經由基板及測試用芯片測試第一待測芯片及第二待測芯片。
文檔編號G01R31/28GK102520340SQ20121000290
公開日2012年6月27日 申請日期2012年1月6日 優先權日2012年1月6日
發明者林義隆, 王太平, 黃俊杰 申請人:日月光半導體制造股份有限公司