專利名稱：分離等效電阻的芯片導通電阻檢測方法
技術領域：
本發明 涉及芯片電阻檢測技術，特別是涉及分離等效電阻的芯片導通電阻檢測方法。
背景技術：
芯片是沒有經過封裝且一個個分立的芯片，高可靠電子產品對MCM (Multi-ChipModule,多芯片組件)和HIC (Hybrid Integrated Circuit,混合集成電路)的迫切需求催生了對芯片的巨大需求。目前，芯片來源渠道復雜、品種繁多，難以完全保證其質量和可靠性。傳統方法是通過探針直接對芯片進行扎測，但是探針測試方法不能對芯片進行老煉篩選過程中的高低溫測試。現有的改進方法是通過臨時封裝載體對芯片進行臨時封裝實現電接觸后直接采用半導體參數測試儀進行導通電阻測試，該方法可實現高低溫篩選條件下的溝道導通電阻測試，但是測試結果包含了引線電阻和接觸電阻，導致實測結果大于實際溝道導通電阻。因此，影響了對芯片老煉前后電性能好壞的準確判斷。

發明內容
基于此，有必要針對上述問題，提供一種分離等效電阻的芯片導通電阻檢測方法，能夠準確測出芯片的重要表征參數之一的溝通導通電阻。一種分離等效電阻的芯片導通電阻檢測方法，包括對芯片封裝器接入測試電流，確保所述測試電流導通反向PN結；測量在所述測試電流下的導通電壓；利用預設數組測試電流的電流值及其相應的導通電壓的電壓值，計算獲取等效電阻值；根據所述芯片封裝器的總電阻值以及所述等效電阻值，獲取芯片的溝通導通電阻值。實施本發明，具有如下有益效果本發明利用Shockley方程的原理改進測試流程，提供了一種對臨時封裝載體進行芯片電阻參數的分離測試方法。利用該方法可提取分離出對芯片進行高低溫篩選過程中的線路等效電阻，從而在不增加測試難度和測試成本的情況下準確獲得芯片的溝道導通電阻，而且測試、計算方法簡單、方便，可實現芯片在老煉過程中和老煉前后的溝道導通電阻測試。


圖I為本發明分離等效電阻的芯片導通電阻檢測方法的流程圖；圖2為本發明分離等效電阻的芯片導通電阻檢測方法的實施例示意圖；圖3為本發明分離等效電阻的芯片導通電阻檢測方法的實施例流程圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述。圖I為本發明分離等效電阻的芯片導通電阻檢測方法的流程圖，包括SlOl :對芯片封裝器接入測試電流，確保所述測試電流導通反向PN結；S102 :測量在所述測試電流下的導通電壓；S103:利用預設數組測試電流的電流值及其相應的導通電壓的電壓值，計算獲取等效電阻值；S104:根據所述芯片封裝器的總電阻值以及所述等效電阻值，獲取芯片的溝通導 通電阻值?，F有的改進方法是通過臨時封裝載體對芯片進行臨時封裝實現電接觸后直接采用半導體參數測試儀進行導通電阻測試，該方法可實現高低溫篩選條件下的溝道導通電阻測試，但是測試結果包含了引線電阻和接觸電阻，導致實測結果大于實際溝道導通電阻。受到測試方法和測試儀器的制約，使得采用半導體參數測試儀對已完成臨時封裝的芯片進行溝道導通電阻測試時獲得的RDS(m)由三個部分組成(1)臨時封裝夾具襯底引出的引線電阻R1 ; (2)夾具襯底凸點與芯片焊盤硬接觸產生的接觸電阻R2 ; (3)芯片導通時的溝道電阻Rdiann6lt5因此，測量獲得的RDS(m)要大于實際溝道電阻Rdiann6l，從而影響對芯片老煉前后電性能好壞的準確判斷。本發明利用對PN結的Shockley方程的轉化原理，改進測試流程，提供了一種采用臨時封裝載體進行芯片參數測試時準確分離出溝道導通電阻的方法。采用半導體參數測試儀，對裝載好的分立芯片測量出包含線路等效電阻在內的集總電阻RDS(m)，然后，引入不同的測量電流，對PN結的Shockley方程進行轉換，推導出線路等效電阻Re (Re=RjR2)的計算方程，搭建測量電路，采用不同的測量電流，確保芯片反向PN結導通，精確測試出測量電路兩端集總電壓，計算出線路等效電阻Re，從而分離出芯片的溝道導通電阻Rdiann^利用該方法可提取出分離芯片封裝器在高低溫環境中的線路等效電阻(包括，弓丨線電阻和接觸電阻)，從而在不增加測試難度和測試成本的情況下準確獲得芯片的溝道導通電阻，而且，測試、計算方法簡單、方便，可實現芯片在老煉過程中和老煉前后的溝道導通電阻測試，進一步地，也可以實現對已完成生產封裝的芯片的溝道導通電阻測試。圖2為本發明分離等效電阻的芯片導通電阻檢測方法的實施例示意圖。圖3為本發明分離等效電阻的芯片導通電阻檢測方法的實施例流程圖。與圖I相t匕，圖3是本發明具體實施例的示意圖。下面結合圖2、圖3對本發明的原理和實施方式做進一步的詳細介紹。S201 :將芯片封裝器放入預設溫度T的老煉箱，向所述老煉箱通入氮氣；S202 :對所述芯片封裝器接入測試電流，確保所述測試電流導通反向PN結；S203 :測量在所述測試電流下的導通電壓；S204 :所述預設數組至少包括兩組，在預設溫度T的條件下，選取兩組測試電流值I1^ I2以及相應的測試電壓值Vp V2 ；S205 :將I1' V1以及12、V2兩組數據分別代入Shockley方程，利用所述Shockley方程獲取等效電阻的推導方程，計算獲取等效電阻值；
S206:根據所述芯片封裝器的總電阻值以及所述等效電阻值，獲取芯片的溝通導通電阻值。第一部分，結合圖2、圖3對本發明的原理做的詳細介紹。如前所述，采用半導體參數測試儀對已完成臨時封裝的芯片進行溝道導通電阻測試時獲得的RDS(m)由三個部分組成(1)臨時封裝夾具襯底引出的引線電阻R1 ;(2)夾具襯底凸點與芯片焊盤硬接觸產生的接觸電阻R2 ; (3)芯片導通時的溝道電阻Rdiann6lt5將引線電阻R1和接觸電阻R2之和定義為線路的等效電阻Re，本發明的重點在于分離出線路等效電阻&，然后根據式(I)計算得出溝道導通電阻。Rchannel=RDS(On)-Re ⑴
搭建好原理如圖2所示的測試電路。研究發現，Re與芯片表面的氧化程度、芯片和襯底凸點的接觸狀況、夾具引線電阻和焊接質量有關，而與溫度、工作電流關系不大。測試時，將芯片柵極接地，以消除柵極對溝道的影響，測試電流Isd流過線路等效電阻Re和內嵌反向二極管，產生電壓V。電壓V由線路消耗電壓Ve和反向PN結壓降Vsd組成。將PN結的Shockley方程轉化為
T, kT ,qDmn^ .Vsd =——ln( " / d )(2)
q ^B^B j^E由此，測得的電壓V等于FWe + V, = IsdRd + Fs, = IsdRd +)( 3 )
q NbWbAe將式(3)右邊對數項中的Isd分離出來，可得 F = IsdRd + —ln() + —\n{Isd)( 4 )
q NbWbAe q上式第一個對數項為溫度T的函數，可表示為
A' I , , ql) / 7f(T) =-ln( ￥ -)( 5 )
q NbWbAe分別選取Isd=I1 ; I Sd=I2進行電壓測量,可得
I/1'V1 = IlRd + f(T) + 一In(Z1)( 6 )
g
I/f yV2 = I2Rd + f(T) + 一In(Z0)( 7 )
q兩式想減，可計算出線路等效電阻Re
kT' I,.
—IrOR _ V2-Vt__q_(8)
1 d1I-1I式中k是波爾茲曼常數，q是電子電量，取值為I. 60X10 - 19C。測量時，分別選取不同的測量電流I1和12，使反向PN結導通，測出對應電流下的導通電壓V1和V2,從而根據推導方程(8)計算出線路等效電阻值R-為確保測量的準確性，I1和I2值不應該相差太小，注意測量電流應確保反向PN結導通。各測試電流的電流值的范圍在I毫安至100毫安之內，以防止過大的測試電流會導致反向PN結溫升。受不同溫度條件下臨時封裝夾具熱變形的影響，在高低溫老煉篩選時芯片焊盤與臨時封裝夾具互連襯底接觸凸點間的接觸電阻R2將有所波動，影響線路等效電阻Re值。因此，需要在老煉篩選的高低溫條件下分別進行測量求出預設溫度條件下的Re值，并結合所述溫度下的集總電阻Rdsw測試結果，根據式(I)成功分離出芯片溝道導通電阻R—i。第二部分，結合圖2、圖3對本發明的具體實施例子做的詳細介紹。例如，進行一次實驗的過程或產品工作過程，采用本發明技術對一個已完成封裝的芯片封裝器的三極管芯片在高溫(150°C )、常溫(25°C )和低溫(_55°C )下的線路等效電阻進行了分離，并獲得上述三個溫度下的溝道導通電阻，以檢驗所得的溝道導通電阻均符合產品詳細規范要求。 本發明技術將芯片封裝器放入預設溫度T的老煉箱，所述預設溫度T的范圍在150° C至-55° C之內，可實現對芯片進行高低溫篩選條件下的溝道導通電阻測試，驗證裸芯片溝道導通電阻是否符合用戶的使用要求。以下給出150°C下的測試過程和測試結果。首先，采用精密裝卸載臺將三極管芯片裝載進芯片封裝器，連接好測試電路后，將其置于150°C的高溫老煉箱內。向所述老煉箱通入氮氣，進行保護，以防止氧氣對電極電位的干擾。采用半導體參數測試儀測得Rdsw=O. 71 Q。然后，別采用ImA和IOOmA的測試電流測出電路兩端相應的電壓為554mV和732mV，根據推導方程(8)計算出線路等效電阻Re=O. 592 Q。最后，采用式(I)得到三極管溝道導通電阻為0. 118 Q，滿足產品詳細規范小于0.27 Q的要求。需要補充說明的是，線路的等效電阻測試過程中測試電流I1的選取應在確保反向二極管導通的情況下盡可能小，測試電流I2應在確保不導致反向PN出現明顯溫升的情況下盡可能大，推薦測試電流范圍為lmiTlOOmA。在實際測量中，受環境因素和測試設備本身精度的限制，合理選擇測試電流，將有助于提高測試精度。綜上所述，與采用探針法直接測試裸芯片溝道導通電阻的方案相比，本發明基于電流測試的線路等效電阻分離技術，可在不增加測試成本和測試難度的情況下，針對已完成臨時封裝的待測裸芯片，準確提取出線路等效電阻，避免額外再搭建測試電路進行線路等效電阻測試。且即使另外搭建等效電阻測試電路，由于芯片焊盤與接觸凸點間的接觸電阻也會因個體差異而不同。而基于雙電流測試的線路等效電阻分離技術，保證了溝道電阻和線路等效電阻測試對象的一致性，有利于提高測試精度。以上所述實施例子僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬于本發明的保護范圍。因此，本發明專利的保護范圍應以所附權利要求為準。
權利要求
1.一種分離等效電阻的芯片導通電阻檢測方法，其特征在于，包括 對芯片封裝器接入測試電流，確保所述測試電流導通反向PN結； 測量在所述測試電流下的導通電壓； 利用預設數組測試電流的電流值及其相應的導通電壓的電壓值，計算獲取等效電阻值； 根據所述芯片封裝器的總電阻值以及所述等效電阻值，獲取芯片的溝通導通電阻值。
2.根據權利要求I所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于，對芯片封裝器接入測試電流的步驟之前，還包括 將所述芯片封裝器放入預設溫度T的老煉箱。
3.根據權利要求2所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于，包括 向所述老煉箱通入氮氣。
4.根據權利要求2或3所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于，所述預設數組至少包括兩組，利用預設數組測試電流的電流值及其相應的導通電壓的電壓值，計算獲取等效電阻值的步驟，包括 在預設溫度T的條件下，選取兩組測試電流值Ip I2以及相應的測試電壓值Vp V2 ； 將I1^1以及I2、V2兩組數據分別代入Shockley方程，利用所述Shockley方程獲取等效電阻的推導方程，計算獲取等效電阻值。
5.根據權利要求2所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于所述預設溫度T的范圍在150° C至-55° C之內。
6.根據權利要求4所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于所述預設溫度T的范圍在150° C至-55° C之內。
7.根據權利要求I至6任一項所述的分離等效電阻的芯片導通電阻檢測方法，其特征在于各測試電流的電流值的范圍在I毫安至100毫安之內。
全文摘要
本發明公開了分離等效電阻的芯片導通電阻檢測方法。該方法包括對芯片封裝器接入測試電流，確保所述測試電流導通反向PN結；測量在所述測試電流下的導通電壓；利用預設數組測試電流的電流值及其相應的導通電壓的電壓值，計算獲取等效電阻值；根據所述芯片封裝器的總電阻值以及所述等效電阻值，獲取芯片的溝通導通電阻值。采用本發明，可以提取分離出器件在對芯片進行高低溫篩選過程中的線路等效電阻，從而在不增加測試難度和測試成本的情況下準確獲得芯片的溝道導通電阻。
文檔編號G01R27/14GK102707151SQ201210166998
公開日2012年10月3日 申請日期2012年5月25日 優先權日2012年5月25日
發明者周斌, 黃云 申請人:工業和信息化部電子第五研究所