本發(fā)明涉及芯片抗外力測量技術(shù)領(lǐng)域，尤其涉及一種芯片抗外力測試裝置及其測試方法。

背景技術(shù)：

半導(dǎo)體晶圓(Wafer)模塊在制程中需要將圓片磨薄劃開為一個個單個芯片，在減薄過程中，會使芯片背面(又稱襯底面)上產(chǎn)生不同深度的紋理，可能會導(dǎo)致芯片的抗物理外力能力較差。傳統(tǒng)的機械強度測試為點壓力方式測試，此種方法為針對芯片某一點施加壓力。傳統(tǒng)的點壓力測試方法為：先將芯片平放在平臺上；在芯片上方某一點施加一定力量的外力，并保持一定的時間，然后除去外力，并查看芯片是否受損，如圖1所示。這種點壓力測量方法的缺點是：1、對平臺的平整度要求較高，如平臺平整度不夠，則測試出的數(shù)據(jù)的偏差較大；2、如果芯片面積較大，只是點受壓力，測試數(shù)據(jù)的精確度將不夠；3、該方法無法測試出紋理對芯片抗外力能力的影響程度。因此，這種傳統(tǒng)的方法實際上無法有效測試出芯片背面紋理對芯片抗物理外力能力的影響程度。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提出了一種芯片抗外力測試裝置及其測試方法，以解決現(xiàn)有測試芯片抗物理外力能力的方法無法有效測試出芯片背面紋理對芯片抗物理外力能力的影響程度的問題。

為實現(xiàn)上述目的，本發(fā)明實施例提供了一種芯片抗外力測試裝置，所述裝置包括：芯片固定部件、外力施加部件和推力測量部件；其中，

所述芯片固定在所述芯片固定部件上，所述外力施加部件位于所述芯片襯底面的一側(cè)，所述外力施加部件面向所述芯片襯底面的一側(cè)為平面，且該平面與所述芯片襯底面平行；

所述外力施加部件連接所述推力測量部件，所述外力施加部件用于在被驅(qū)動時推向所述芯片襯底面，所述推力測量部件用于測量所述外力施加部件推向所述芯片襯底面使所述芯片受損斷裂時作用到所述外力施加部件上的推力大小。

可選地，其中，所述外力施加部件面向所述芯片襯底面的平面的寬度大于所述芯片襯底面的寬度，所述外力施加部件面向所述芯片襯底面的平面靠近所述芯片襯底面中部的一端平直。

可選地，所的裝置還包括：步進電機；

所述芯片襯底面與所述外力施加部件相接觸的面積大于或等于所述芯片襯底面面積的三分之一，所述外力施加部件由所述步進電機驅(qū)動推向所述芯片襯底面直至所述芯片受損斷裂。

可選地，所述裝置還包括：定位部件；

所述外力施加部件包括推刀，所述芯片垂直固定在所述芯片固定部件上，所述推刀的下沿高度通過所述定位部件進行限定。

可選地，其中，所述推刀的下沿高度小于或等于所述芯片高度的三分之二。

本發(fā)明實施例還提供了一種芯片抗外力測試方法，所述方法包括：

將所述芯片固定在芯片固定部件上；

在所述芯片襯底面一側(cè)設(shè)置外力施加部件，所述外力施加部件面向所述芯片襯底面的一側(cè)為平面，使所述平面與所述芯片襯底面相平行；

將所述外力施加部件連接到推力測量部件，使所述外力施加部件推向所述芯片襯底面直至所述芯片受損斷裂；

通過所述推力測量部件獲取所述芯片斷裂時作用到所述外力施加部件的推力大小。

可選地，其中，設(shè)置所述外力施加部件面向所述芯片襯底面的平面的寬度大于所述芯片襯底面的寬度，設(shè)置所述外力施加部件面向所述芯片襯底面的平面靠近所述芯片襯底面中部的一端平直。

可選地，其中，使所述芯片襯底面與所述外力施加部件相接觸的面積大于或等于所述芯片襯底面面積的三分之一，采用步進電機驅(qū)動所述外力施加部件推向所述芯片襯底面直至所述芯片受損斷裂。

可選地，其中，所述外力施加部件包括推刀，將所述芯片垂直固定在芯片固定裝置上，通過所述定位部件限定所述推刀的下沿的高度。

可選地，其中，將所述推刀的下沿高度設(shè)置為小于或等于所述芯片高度的三分之二。

本發(fā)明實施例提供的芯片抗外力測試裝置及其測試方法，可測試出芯片磨紋對芯片抗外力能力的影響，且測試數(shù)據(jù)更加精確。

附圖說明

圖1為現(xiàn)有技術(shù)的芯片點壓力測試方法示意圖；

圖2為本發(fā)明實施例一的芯片抗外力測試裝置正面示意圖；

圖3為實施例一的測試裝置的左視示意圖；

圖4為本發(fā)明實施例二的芯片抗外力測試裝置正面示意圖；

圖5為實施例二的測試裝置的左視示意圖；

圖6為本發(fā)明實施例三的芯片抗外力測試裝置正面示意圖；

圖7為實施例三的測試裝置的左視示意圖；

圖8為實施例四的芯片固定與推動部件的相互關(guān)系圖；

圖9為本發(fā)明實施例的方法流程示意圖。

標(biāo)號說明：1——芯片固定部件；2——外力施加部件(如推刀)的定位部件；3——芯片的襯底面。

本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點將結(jié)合實施例，參照附圖做進一步說明。

具體實施方式

應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

下面將結(jié)合附圖及實施例對本發(fā)明的技術(shù)方案進行更詳細的說明。

需要說明的是，如果不沖突，本發(fā)明實施例以及實施例中的各個特征可以相互結(jié)合，均在本發(fā)明的保護范圍之內(nèi)。另外，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。

現(xiàn)在將參考附圖描述實現(xiàn)本發(fā)明各個實施例的芯片抗外力測式裝置。在后續(xù)的描述中，使用用于表示元件的諸如“模塊”、“部件”或“單元”的后綴僅為了有利于本發(fā)明的說明，其本身并沒有特定的意義。因此，"模塊"與"部件"可以混合地使用。

本發(fā)明實施例提供了一種芯片抗外力測試裝置，所述裝置包括：芯片固定部件、外力施加部件和推力測量部件；其中，

所述芯片固定在所述芯片固定部件上，所述外力施加部件位于所述芯片襯底面的一側(cè)，所述外力施加部件面向所述芯片襯底面的一側(cè)為平面，且該平面與所述芯片襯底面平行；

所述外力施加部件連接所述推力測量部件，所述外力施加部件用于在被驅(qū)動時推向所述芯片襯底面，所述推力測量部件用于測量所述外力施加部件推向所述芯片襯底面使所述芯片受損斷裂時作用到所述外力施加部件上的推力大小。

可選地，其中，所述外力施加部件面向所述芯片襯底面的平面的寬度大于所述芯片襯底面的寬度，所述外力施加部件面向所述芯片襯底面的平面靠近所述芯片襯底面中部的一端平直。

可選地，所述裝置還包括：步進電機；所述芯片襯底面與所述外力施加部件相接觸的面積大于或等于所述芯片襯底面面積的三分之一，所述外力施加部件由所述步進電機驅(qū)動推向所述芯片襯底面直至所述芯片受損斷裂。

可選地，所述裝置還包括：定位部件；所述外力施加部件包括推刀，所述芯片垂直固定在所述芯片固定部件上，所述定位部件設(shè)置在所述芯片固定部件的上方，所述推刀的下沿高度通過所述定位部件進行限定。

可選地、其中，所述推刀的下沿高度小于或等于所述芯片高度的三分之二。

本發(fā)明實施例提供的芯片抗外力裝置，可測試出芯片磨紋對芯片抗外力能力的影響，且測試數(shù)據(jù)更加精確。

下面通過幾個具體實施例來詳細說明本發(fā)明。

實施例一、

本發(fā)明可以通過推刀實現(xiàn)。如圖2、3所示，將待測芯片垂直固定在芯片固定部件1上，該芯片固定裝置可以是芯片固定平臺、芯片固定組件等等，只要能夠?qū)⑿酒怪惫潭纯伞?/p>

本實施例中，為便于說明，如圖2所示，垂直固定的芯片的正面面向讀者，推刀位于芯片的背面3(襯底面)，推刀的寬度大于芯片的寬度；通過高度治尺或高度定位部件2定位推刀的高度。

優(yōu)選地，待測芯片高度的三分之一左右固定的所述芯片固定部件中，通過高度治尺，將推刀下沿高度限定在芯片高度的三分之二左右，這樣推刀推向芯片的襯底面時，推刀與芯片襯底面相互接觸的面積大約等于芯片襯底面面積的三分之一。

推刀連接推力測量部件(圖中未示出)，通過步進電機(圖中未示出)將推刀逐漸推向所述芯片的襯底面(即紋理面)，直至所述芯片受損斷裂，獲取此時作用到推刀的推力，即可獲得該芯片襯底面紋理抗外力的能力。

實施例二、

作為實施例一的可替換方式，如圖4、5所示，推刀可以替換為其它形狀的外力施加部件，只要面向芯片襯底面3的一側(cè)為平面，該平面的下沿平直，通過高度定位部件2定位該外力施加部件下沿的高度。芯片依然是垂直固定在芯片固定部件1上，與實施例一相似。

實施例三、

圖6、7示出了另一種定位外力施加部件(或推刀)的高度的定位部件2的設(shè)置方式，其它與實施例一、二相同，不再敷述。

實施例四、

圖8示出了另一種固定芯片的方式，以及外力施加部件(或推刀)的推動方向示意圖。與上述實施例不同的是，芯片也可以水平固定在芯片固定部件上，芯片襯底面深入固定部件部分約占芯片襯底面的面積的三分之一，外力施加部件或推刀，可以從上往下推向所述芯片，外力施加部件或推刀與所述芯片接觸部分為平面，面積約占芯片襯底面的面積的三分之一。在步進電機的驅(qū)動下，外力施加部件或推刀逐漸推向芯片的襯底面，直至芯片受損斷裂，測量此時施加到外力施加部件或推刀的作用力，同樣可以獲得芯片的襯底面紋理抗外力的能力。

相應(yīng)地，本發(fā)明還提供一種芯片抗外力測試方法，所述方法包括以下步驟：

步驟10：將所述芯片固定在芯片固定裝置上；

步驟11：在所述芯片襯底面一側(cè)設(shè)置外力施加部件，所述外力施加部件面向所述芯片襯底面的一側(cè)為平面，使所述平面與所述芯片襯底面相平行；

步驟12：將所述外力施加部件連接到推力測量部件，使所述外力施加部件推向所述芯片襯底面直至所述芯片受損斷裂；

步驟13：通過所述推力測量部件獲取所述芯片受損斷裂時作用到所述外力施加部件的推力大小。

可選地，在上述步驟12中設(shè)置所述外力施加部件面向所述芯片襯底面的平面的寬度大于所述芯片襯底面的寬度，設(shè)置所述外力施加部件面向所述芯片襯底面的平面靠近所述芯片襯底面中部的一端平直。

可選地，在上述步驟中12，使所述芯片襯底面與所述外力施加部件相接觸的面積大于或等于所述芯片襯底面面積的三分之一，采用步進電機驅(qū)動所述外力施加部件推向所述芯片襯底面直至所述芯片受損斷裂。

可選地，所述外力施加部件包括推刀，所述步驟10包括：將所述芯片垂直固定在芯片固定裝置上，通過定位部件限定所述推刀的下沿的高度。

可選地，將所述推刀的下沿高度設(shè)置為小于或等于所述芯片高度的三分之二。

本發(fā)明實施例提供的芯片抗外力測試方法，可測試出芯片磨紋對芯片抗外力能力的影響，且測試數(shù)據(jù)更加精確。

需要說明的是，在本文中，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。

上述本發(fā)明實施例序號僅僅為了描述，不代表實施例的優(yōu)劣。

以上僅為本發(fā)明的優(yōu)選實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。