1.一種帶隙基準(zhǔn)源電路，包括：負(fù)反饋電路和具有正溫度系數(shù)和負(fù)溫度系數(shù)的雙極性晶體管的兩條基本支路，所述負(fù)反饋電路對所述兩條基本支路的電壓進行負(fù)反饋，其特征在于，還包括：第一運算放大器和基準(zhǔn)電壓輸出支路，所述基準(zhǔn)電壓輸出支路包括串聯(lián)電連接的第一PMOS管和第一雙極性晶體管，所述第一雙極性晶體管與所述基本支路的雙極性晶體管的類型相同；所述第一運算放大器的兩個輸入端中的一端連接到一條所述基本支路中的雙極性晶體管控制端，另一端連接到所述基準(zhǔn)電壓輸出支路的第一雙極性晶體管控制端；所述第一PMOS管的柵極與所述第一運算放大器的輸出端連接，所述第一PMOS管的源極連接到電壓VCC端，漏極為所述基準(zhǔn)電壓輸出端。
2.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)源電路，其特征在于，所述反饋電路包括第二運算放大器、尺寸相同的第二PMOS管和第三PMOS管；所述第二PMOS管與所述第三PMOS管共柵極，且兩個源極都連接到電壓VCC端，兩個漏極分別與所述兩條基本支路中的雙極性晶體管的控制端電連接，所述兩條基本支路中的雙極性晶體管的控制端還分別與所述第二運算放大器的兩個輸入端電連接，所述第二運算放大器的輸出端連接到所述第二PMOS管和第三PMOS管的柵極。
3.根據(jù)權(quán)利要求2所述的帶隙基準(zhǔn)源電路，其特征在于，所述兩條基本支路中的雙極性晶體管為PNP型晶體管，所述雙極性晶體管的基極和集電極均接地，發(fā)射極為所述雙極性晶體管的控制端。
4.根據(jù)權(quán)利要求3所述的帶隙基準(zhǔn)源電路，其特征在于，未與所述第一運算放大器輸入端相連的一條所述基本支路還包括一個第一調(diào)整電阻，所述第一調(diào)整電阻連接在雙極性晶體管的發(fā)射極和該基本支路對應(yīng)的PMOS管漏極與所述第二運算放大器的輸入端的連接點之間。
5.根據(jù)權(quán)利要求4所述的帶隙基準(zhǔn)源電路，其特征在于，與所述第一運算放大器輸入端相連的一條所述基本支路中的雙極性晶體管為PNP三極管，所述未與所述第一運算放大器輸入端相連的一條所述基本支路中的雙極性晶體管包括N個與所述PNP三極管尺寸大小相同的三極管，N為正整數(shù)。
6.根據(jù)權(quán)利要求5所述的帶隙基準(zhǔn)源電路，其特征在于，所述基準(zhǔn)電壓輸出支路還包括第二調(diào)整電阻，所述第二調(diào)整電阻連接在所述基準(zhǔn)電壓輸出端和所述第一雙極性晶體管控制端與所述第一運算放大器的輸入端的連接點之間。
7.根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)源電路，其特征在于，所述第一雙極性晶體管為與所述PNP三極管尺寸大小相同的三極管。