專利名稱：單元結構及方法
技術領域：
公開的系統和方法涉及的是半導體。更具體地，公開的系統和方法涉及的是半導 體襯底上的電路設計和布局。
背景技術：
在半導體器件的尺寸持續縮小的同時，在半導體襯底上產生更小圖案的能力則持續提高。在光刻エ藝中，對于光的給定波長而言，存在利用單個光掩模產生清潔線(cleanline)的最小行間隔。2P2Eエ藝(使用兩個光刻步驟和兩個蝕刻步驟的エ藝)可以通過使用用于在相同層中形成圖案的兩個圖案化步驟來產生更小的半導體器件。2P2Eエ藝使用兩個光掩模和兩個蝕刻步驟在單個光刻膠層中分別相應地形成不同的圖案，在每個獨立的圖案化步驟過程中使用了相對較大的線間距(line pitch)。與使用單光刻步驟和單蝕刻步驟的半導體制造エ藝，即，單光刻單蝕刻(IPlE)エ藝相比，2P2Eエ藝大體上包括兩個額外的步驟。

發明內容
為了解決現有技術中所存在的問題，根據本發明的ー個方面，提供了ー種方法，包括選擇出存儲在非瞬態計算機可讀存儲介質中的単元，根據設計規則設計所述単元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或者ii)所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸；將多個所述單元布置在半導體器件的模型上；以及基于所述半導體器件的所述模型為所述半導體器件形成掩模。在該方法中，進ー步包括將所述半導體器件的所述模型存儲在所述非瞬態計算機可讀存儲介質中；以及使用所述掩模制造所述半導體器件，其中，使用單光刻步驟和單蝕刻步驟制造所述電源連接通孔。在該方法中，所述第一電源連接通孔可能是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔在第一方向上相互對齊，并且被至少ー個不包括電源連接通孔的軌道相互間隔開。在該方法中，所述第一電源連接通孔可能是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位。在該方法中，所述第一方向可能是X方向，所述第二方向可能是y方向。
在該方法中，所述多個電源連接通孔可能被設置在第一電源線上，并且與所述第ー電源線相連接。在該方法中，所述第一電源連接通孔可能被設置在第一電源線上，并且與所述第ー電源線相連接。在該方法中，第二通孔可能被設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。在該方法中，所述第一電源連接通孔可能由多個電源連接通孔形成，使得所述第 一電源連接通孔的面積大于形成所述第一電源連接通孔的單個電源連接通孔的面積。在該方法中，所述第一電源連接通孔可能通過第三導線與基本上平行的所述第一導線和所述第二導線相連接，所述第三導線在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。在該方法中，所述第一電源連接通孔可能被設置在第一電源線上，并且與所述第ー電源線相連接。根據本發明的另一方面，提供了一種系統，包括非瞬態計算機可讀存儲介質，包括表示用于建模和/或制造半導體器件的単元的數據，根據設計規則設計所述単元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或者ii)所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸；以及處理器，與所述非瞬態計算機可讀存儲介質相通信，所述處理器被配置為選擇出所述單元，將多個所述單元布置在半導體器件的模型上，以及將包括所述多個単元的所述半導體器件的所述模型存儲在所述非瞬態計算機可讀存儲介質中。在該系統中，所述第一電源連接通孔可能是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔在第一方向上相互對齊，并且被至少ー個不包括電源連接通孔的軌道相互間隔開。在該系統中，所述第一電源連接通孔可能是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位。在該系統中，第二通孔可能被設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。在該系統中，所述第一電源連接通孔可能通過第三導線與基本上平行的所述第一導線和所述第二導線相連接，所述第三導線在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。根據本發明的又一方面，提供了ー種利用程序代碼編碼的非瞬態計算機可讀存儲介質，其中，當通過處理器執行所述程序代碼時，所述處理器實施ー種方法，所述方法包括選擇出用于建模和/或制造半導體器件的単元，根據設計規則設計所述単元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或者ii)所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸；以及將多個所述単元布置在半導體器件的模型上；以及存儲所述模型的電子表示。在該非瞬態計算機可讀存儲介質中，所述第一電源連接通孔可能是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔沿著第一方向相互對齊，并且通過至少ー個不包括電源連接通孔的軌道相互間隔開。在該非瞬態計算機可讀存儲介質中，所述第一電源連接通孔可能是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位。在該非瞬態計算機可讀存儲介質中，第二通孔可能被設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。 在該非瞬態計算機可讀存儲介質中，所述第一電源連接通孔可能通過第三導線與基本上平行所述第一導線和所述第二導線相連接，所述第一電源連接通孔在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。


圖I是使用改良的單元限制(cell constraint)在半導體晶圓上制造電路的方法的一個實例的流程圖；圖2是被配置為實施根據圖I的方法的ー些或所有的系統的ー個實例的框圖；圖3A和圖3B示出了布局在單元上的已形成的軌道和通孔；圖4示出的是包括沿著鄰近軌道延伸的通孔的單元；圖5A-圖示出了在其中垂直的通孔被合并成在鄰近軌道中朝向電源線延伸的連接通孔的實施例。 圖6A和圖6B示出了在其中導電層被用于在源極和有源區域之間延伸的連接通孔的實施例；圖7示出的是根據設計規則分離的単元對的實例。圖8示出的是與其他單元相對設置的單元的ー個實例。
具體實施例方式所公開的系統和方法能夠使用單光刻步驟和單蝕刻步驟(IPlE)在半導體襯底上制造電路，該單光刻步驟和單蝕刻步驟形成了用于連接電源的垂直通孔(“電源連接通孔”)。這些公開的系統和方法能夠有利地減小了用于形成電源連接通孔的加工步驟的數量，還降低了用于電路制造的加工時間和制造費用。根據至少ー個能夠通過IPlEエ藝制造一個或多個電源連接通孔的設計規則，一個或多個電源連接通孔被布置在単元中。該設計規則規定第一電源連接通孔與第二電源連接通孔間隔的距離大于使得第一和第二電源連接通孔能夠通過IPlEエ藝(無論單元對是否相互鄰近地、水平地或垂直地布置)制造的閾值距離，或第一電源連接通孔將與基本上平行的第一導線和第二導線連接，這些導線沿著被限定在単元中的、直接鄰近的軌道延伸。為了確保第一電源連接通孔將以大于使得第一電源連接通孔和第二電源連接通孔能夠通過IPlEエ藝制造的閾值距離的距離與第二電源連接通孔相間隔，電源連接通孔對在單元邊界處可以具有相同的y坐標并且通過將這兩個電源連接通孔布置在交替的軌道(例如，在一個實施例中僅在用奇數標號的軌道上，或在其他實施例中僅在用偶數標號的軌道上)上來沿著X方向間隔。可選地，在另ー實施例中，電源連接通孔對可以布置在鄰近的軌道中，但并不是所有的都布置在単元邊界上。位于臨街的軌道中的電源連接通孔具有不同的y坐標，使得電源連接通孔之間的距離至少等于IPlEエ藝(無論単元對是否相互鄰近地、水平地、或垂直地布置)中所允許的最小距離。例如，用偶數標號的軌道可以具有位于單元邊界上的電源連接通孔，而用奇數標號的軌道則具有朝向単元內部移位的電源連接通孔。因此，奇數標號的軌道中的電源連接通孔通常與該奇數標號的軌道中的電源連接通孔和偶數標號的軌道中的電源連接通孔都距離足夠遠，從而允許IPlEエ藝形成奇數軌道和偶數軌道。 參考圖I描述了用于在半導體襯底上制造電路的改良的方法100，圖I是該方法的流程圖?？梢酝ㄟ^系統(諸如，圖2中所示的系統200)來整體地或部分地實施方法100。系統200包括電子設計自動化(“EDA”)工具210，諸如，由來自于Mountain View, CA的Synopsys公司所銷售的“ IC COMPILER” ，該電子設計自動化工具帶有布線工具220，諸如，同樣由Synopsys所銷售的“ ZROUTE ” 。還可以使用其他EDA工具210，諸如，全部由來自于San Jose,CA的Cadence Design System公司所銷售的例如,“VIRTUOSO”用戶定制平臺或Cadence “ENCOUNTER” 數字IC設計平臺以及“VIRTUOSO”芯片組裝布線工具220。EDA工具210是專用計算機,該專用計算機通過從計算機的可讀存儲介質230、240中檢索存儲的程序指令236并且在通用處理器214上執行這些指令而形成。處理器214可以是任意的中央處理單元(CPU)、微處理器、或用于執行指令的微控制器或計算器件。非瞬態機器可讀存儲介質230、240可以是閃存、隨機存儲器(“RAM”)、只讀存儲器(“ROM”)或其他存儲介質。RAM的實例包括但并不限于靜態RAM( “SRAM”)和動態RAM( “DRAM”)。ROM包括但并不限于可編程ROM( “PR0M”)、電可編程ROM( “EPR0M”)、以及電可擦可編程ROM( “EEPR0M”)，以上僅列舉出ー些可能性。系統200可以包括顯示器216和用戶界面或輸入器件212，諸如，例如，鼠標、觸摸屏、麥克風、跟蹤球、鍵盤、或其他用戶可以通過其向系統200輸入設計指令和布局指令的器件。一個或多個計算機可讀存儲介質230、240可以存儲由用戶輸入的存儲數據，諸如，電路設計和単元信息232，該單元信息可以包括單元庫232a、設計規則234、一個或多個程序文件236、以及ー個或多個圖形數據系統(“⑶S”)II文件242。EDA工具210還可以包括允許軟件和數據在EDA工具210和外部器件之間傳送的通信接ロ 218。通信接ロ 218的實例包括但并不限于，調制解調器、以太網卡、無線網卡、個人計算機存儲卡國際協會(“PCMCIA”)接口和卡等。通過通信接ロ 218傳送的軟件和數據可以是信號的形式，該信號可以是電子的、電磁的、光學的、或適合被通信接ロ 218接收的類似形式?？梢酝ㄟ^通信軌道(例如，信道)將這些信號提供給通信接ロ 218，可以使用引線、電纜、光纖、電話線、移動電話鏈接(cellular link)、射頻(“RF”)鏈接、以及其他通信信道實現該通信通路。布線工具220能夠接收將包括在電路布局中的多個單元的標識，包括將被相互連接的多個單元之內的(從單元庫232a中挑選出來的)單元對的列表232。設計規則234可以被用于各種加工技術(例如，大于、小于、或等于32nm的技術)。在一些實施例中，設計規則234將布線工具220配置為將連接線和通孔布置在制造柵格上。其他實施例可以允許布線工具包括布局中的無柵格連接線和/或通孔。再次參考圖1，在框102中，在半導體襯底上確定出多個將沿著其設置電源連接通孔的軌道。例如，圖3A示出了単元300，該單元包括與第二電源線304分隔開的第一電源線302。摻雜區域306-1和306-2( “摻雜區域306”)以及308-1和308-2( “摻雜區域308”)被設置在電 源線302和304之間。本領域的技術人員可以理解，摻雜區域306、308可以包括用于在半導體襯底中形成有源區域的η型和/或P型摻雜物。在半導體襯底上確定出多個將沿著其形成電源連接通孔的軌道310-1、310-2、310-3和310-4( “軌道310”)，這些軌道平行于多晶硅層312并且在其間延伸。多晶硅層312可以是形成在摻雜區域306、308上的一個或多個晶體管的多晶硅柵極。在一些實施例中，鄰近的軌道之間的垂直距離小于在用于特定技術節點的單掩模(IPlE)エ藝中的鄰近通孔之間的可允許距離。盡管如此，使用在本文中所描述的技術，仍舊能夠使用IPlEエ藝。在框104中，根據設計規則，電源連接通孔被設置在位于電源線上的選擇軌道310上。在一些實施例中，設計規則可以規定単元邊界處的電源連接通孔316不被設置在沿著鄰近著的軌道的位置上，沿著這些鄰近著的軌道延伸的也可以是金屬線或導線314-1、314-2,314-3( “導線314”)。例如，具有相同y坐標的電源連接通孔可以設置在偶數軌道上，但不設置在奇數軌道上，或具有相同y坐標的電源連接通孔可以設置在奇數軌道上，但不設置在偶數軌道上。導線314沿著基本上ニ維的(planar)x方向和y方向延伸，并且通過垂直于ニ維的X方向和y方向(即，z方向)延伸的電源連接通孔與電源線302、304相連接。圖3B示出的是單元的ー個實例，在該實例中，電源連接通孔受到限制，使得這些通孔不沿著鄰近著的軌道310設置。如圖3B所示，導線314-1沿著軌道310-1設置并且從電源線304延伸到摻雜區域308-1。導線314-1通過電源連接通孔316-1與電源線304相連接，該電源連接通孔垂直于平面延伸，在該平面中導線314以及電源線302和304延伸穿過半導體襯底的層。導線314-2和314-3沿著軌道310-3延伸。導線314-2通過電源連接通孔316-2與電源線302相連接，而導線314-3通過電源連接通孔316-3與電源線304相連接。因此，設計規則可以規定將至少一個“空的”軌道(即，沒有電源連接通孔沿著其設置的軌道)布置在沿著其利用相同的或幾乎相同的y坐標設置了電源連接通孔的軌道之間。在一些實施例中，設計規則可以規定沿著直接鄰近的軌道(例如，軌道310-1、310-2)設置電源連接通孔，但可以改變成在鄰近著的軌道中的電源連接通孔不具有相同的y坐標。兩個電源連接通孔可以在相同的軌道(即，相同的X坐標)上相互對齊，只要這兩個電源連接通孔相互間隔足夠遠從而可以滿足用于單掩模(“1P1E”)エ藝的最小間距即可。例如，圖4示出了単元400，其中，在該單元中導線314分別通過電源連接通孔316-1和316-2與電源線302相連接，并且被設置在鄰近的軌道310 (例如，軌道310-2和310-3)上。如圖4所示，電源連接通孔316-2設置在電源線302的延伸部318上，使得電源連接通孔316-2并未沿著X方向或y方向與電源連接通孔316-1對齊(S卩，電源連接通孔316-2具有與電源連接通孔316-1不同的X坐標和y坐標)。延伸部318從電源線302中朝向單元400的內部延伸，并且電源連接通孔316-2被設置在該延伸部318上，使得該電源連接通孔316-2相對與電源連接通孔316-1沿著γ坐標朝向單元的內部移位。
在一些實施例中，設計規則可以規定導線沿著直接鄰近的軌道延伸，并且通過合并鄰近的電源連接通孔而連接在一起，從而形成單個加長的水平電源連接通孔，該電源連接通孔橫跨(span)兩條軌道。例如，圖5A-圖示出了這種設計規則的多個實施例。參考圖5A，導線314-1和314-2分別沿著軌道310-1和310-2延伸，并且在電源連接通孔320處相互連接并且與電源線302相連接，該電源連接通孔320則通過合并電源連接通孔316-1和316-2形成。圖5B示出的是在其中導線314-1、314-2和314-4在電源連接通孔322處與電源線302相連接的實施例。根據該設計規則，具有相同y坐標并且被連接成公共導體的電源連接通孔對被合并到一起，從而形成如圖5A中所示的單個的延長通孔。該延長通孔322可以具有比被合并到通 孔322中的電源連接通孔316-1 316-4的組合面積更大的面積。圖5C示出了另ー個實施例，其中，導線314-1、314-2、和314_3通過電源連接通孔324連接在一起，該電源連接通孔324則通過合并電源連接通孔316-1、316-2、和316-3形成。圖示出的是在其中將314-1、314-2、314-3、和314-5通過電源連接通孔324連接在一起的實施例，該電源連接通孔324則通過合并316-1 316-4形成。在一些實施例中，設計規則可以將沿著直接鄰近的軌道延伸的通孔和導線連接在一起，從而形成設置在電源線之間的單個電源連接通孔。例如，圖6A和圖6B示出了這種設計規則的多個實施例。首先參考圖6A，單元600A包括分別在電源線302和有源區域306-1之間以及在電源線302和有源區域306-3之間延伸的導線314-1和314-3，以及分別在電源線304和有源區域306-2之間以及電源線304和有源區域306-4之間延伸的導線314-2和314-4。其他導電層322-1 (例如，金屬零層，MO)在導線314-1和314-3之間延伸并且與該導線314-1和314-3電連接，該導線314-1和314-3在電源連接通孔316-1處與電源線302相連接。類似地，導電層322-2在導線314-2和314-4之間延伸并且與該導線314-2和314-4電連接，該導線314-2和314-4在電源連接通孔316-2處與電源線304相連接。本領域的技術人員可以理解，線314和導電層322可以設置在不同的層中。切割聚合物層328被用于隔離線314-1與導線314-2、導線314-3與導線314-4以及多晶硅層312-1與多晶硅層 312-2。圖6B示出了在其中通孔316-3將導線314-1與導線314-3相連接的實施例，這些導線分別沿著緊鄰的軌道310-2和310-3延伸并且在垂直通孔316-1處與電源線302相連接。類似地，通孔316-4將導線314-2與導線314-4相連接，這些導線分別沿著緊鄰的軌道310-2和310-3延伸并且通過電源連接通孔316-2與電源線304相連接。再次參考圖1，在框106中，可以應用其他設計規則來產生兩次或多次単元分離(cell splits，S卩，兩次或多次互補的單元設計)，使得単元可以相互鄰近地設置，在鄰近的単元之間具有最小的間隔。例如，第一分離單元可以在偶數軌道或奇數軌道上開始，而第二單元則在與第一単元起始(即，奇數軌道或偶數軌道)的軌道類型相反的軌道類型上開始，并且位于單元邊界處的電源連接通孔可以是兩個分離單元的奇數軌道上。在一些實施例(諸如，圖7所示的實施例)中,在一個單元分離中沿著單元邊界延伸的兩條軌道都包括電源連接通孔，而第二単元分離中沿著単元邊界設置的軌道卻不包括電源連接通孔。如圖7所示，單元300-1的奇數軌道310-1、310-3、和310-5包括沿著其長度設置的電源連接通孔 316-1、316-2、316-3、316-4、316-5、和 316-6，而軌道 310-1 和 310-5是最外面的沿著單元邊界延伸的軌道。單元300-2的奇數軌道310-7和310-9還包括沿著其長度的電源連接通孔316-7、316-8、316-9、和316-10，但單元300-2具有被作為其最外面的軌道的、沿著単元邊界延伸的偶數軌道310-6和310-10。因此，可以緊湊地布置単元300-1和300-2來最小化鄰近的單元的間距。在框108中，可以將單元設計數據保存到單元庫232a中的非瞬態計算機可讀存儲介質230、240。根據上述ー個或多個設計規則，被存儲在單元庫232a中的單元數據被設計成能夠使用IPlEエ藝制造電源連接通孔。例如，存儲在單元庫232a中的單元可以包括至少ー個單元，在該至少一個單元中，電源連接通孔被設置在不相互直接鄰近的軌道中，使得至少ー個沿著其沒有設置電源連接通孔的軌道位于沿著其設置了電源連接通孔的兩個軌道之間。在一些實施例中，単元庫232a包括至少兩個単元或単元分離，每個都具有沿著交替的非直接鄰近的軌道(即，偶數軌道或奇數軌道)設置的電源連接通孔。可以將ー個或多個單元設計存儲在單元庫232a中，在這些單元設計中，電源連接通孔沿著直接鄰近的軌道設置，但要沿著I方向相互移位 (偏移)，使得位于直接鄰近的軌道中的電源連接通孔不沿著X方向和y方向對齊(即，這些電源連接通孔具有不同的X坐標和不同的y坐標)。位于鄰近的軌道中的電源連接通孔之間的y偏移得足夠大，以使位于兩個鄰近的軌道中的通孔之間的距離至少等于所使用的技術的IPlEエ藝中的鄰近通孔之間的最小距離?？梢栽趩卧獛?32a中存儲ー個或多個單元設計，其中，導線沿著直接鄰近的軌道延伸并且通過電源連接通孔連接在一起，該電源連接通孔則通過將多個通孔合并成單個電源連接通孔而形成。存儲在單元庫232a中的ー個或多個單元設計可以包括在其中導線沿著鄰近著的軌道延伸并且通過將導電層和/或通孔設置在電源線之間而連接在一起的単元。在圖I的框110中，根據設置規則，単元被設置和布置在用于IC管芯的光掩模布局上。在一些實施例中，設置規則可以提供在具有設置在沿著單元邊界的軌道中的通孔的鄰近的単元之間產生間隔。例如，圖8示出了多個以相互鄰近的關系設置在半導體襯底上的單元400-1、400-2、400-3和400-4。如圖8所示，單元400-1在線326處與單元400-2鄰近并且在線328處與單元400-3鄰近，單元400-2在線326處與單元400-1鄰近并且在線328處與單元400-4鄰近，單元400-3在線328處與單元400-1鄰近并且在線326處與單元400-4鄰近，而單元400-4在線328處與單元400-2鄰近并且在線326處與單元400-3鄰近。單元400-1、400-2、400-3和400-4被布置成使得相應的(例如，沿著y方向延伸的)偶數/奇數軌道310從ー個単元到另ー個単元共線地對齊(即，奇數軌道與奇數軌道對齊，而偶數軌道與偶數軌道對齊)。根據上述設計規則中的ー個或多個所設計出來的單元400-1、400-2、400-3和400-4可以被設置成使得鄰近的單元之間的間隔最小化并且同時能夠使用IPlEエ藝形成電源連接通孔?？梢詮姆撬矐B的計算機可讀存儲介質230、240(諸如，從單元庫232a)中檢索出通過EDA工具200設置和布置在襯底上的單元設計。在框112中，可以將單元的布置以電子文件242的方式存儲在ー個或多個非瞬態機器可讀存儲介質230、240中。如上所述，非瞬態機器可讀存儲介質230、240的實例包括但不限于閃存、RAM、和/或更多持續的存儲器諸如，ROM。RAM的實例包括但不限于SRAM或DRAM。ROM可以被實現為PROM、EPROM、或EEPR0M，以上列舉出了ー些可能性。如本領域的技術人員所理解的那樣，電子文件242可以是GDS II格式文件。在圖I的框114中，GDS II文件242被使用在掩模制作設備(諸如，光學圖像發生器)中，從而為包括改進的単元的電路產生掩模。在框114中，如本領域的技術人員所理解的那樣，布線工具220可以制造出包括了位于半導體晶圓上的単元的電路?？梢允褂肐PlEエ藝制造電路的電源連接通孔。在一些實施例中，ー種方法，包括選擇出存儲在非瞬態計算機可讀存儲介質中的単元，將多個単元布置在半導體器件的模型上，以及基于該半導體器件的模型產生出用于該半導體器件的掩模。該單元是根據設計規則設計的，在該設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組i)第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得単元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或ii)第一電源連接通孔與基本上平行的第一導線和第二導線相連接，該第一導線和第二導線沿著直接鄰近的軌道延伸。
在一些實施例中，一種系統，包括非瞬態計算機可讀存儲介質以及與該非瞬態計算機可讀存儲介質相通信的處理器。該非瞬態計算機可讀存儲介質包括數據，該數據表示了用于建模和/或制造半導體器件的単元。該單元是根據設計規則設計的，在該設計規則中，第一電源連接通孔所符合的標注選自包含以下標準的組i)第一電源連接通孔與第ニ電源連接通孔間隔開的距離大于使得単元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或者ii)第一電源連接通孔與基本上平行的第一導線和第二導線相連接，該第一導線和第ニ導線沿著直接鄰近的軌道延伸。處理器被配置為選擇出単元，將多個単元布置在半導體器件的模型上，并且將包括多個單元的半導體器件模型存儲在非瞬態計算機可讀存儲介質中。在一些實施例中，利用程序代碼將非瞬態計算機可讀存儲介質編碼，其中，當處理器執行該程序代碼時，處理器執行ー種方法。該方法包括選擇出用于建模和/或制造半導體器件的単元，將多個単元布置在半導體器件上，并且存儲模型的電子表示。該單元是根據設計規則設計的，在該設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組i)第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得単元能夠通過單光刻單蝕刻エ藝制造的閾值距離，或者ii)第一電源連接通孔與基本上平行的第一導線和第ニ導線相連接，這些導線沿著直接鄰近的軌道延伸。上述的方法和単元能夠有利地使用單光刻步驟和單蝕刻步驟在半導體襯底上制造電路。在IPlEエ藝中使用單掩模形成通孔減少了用于制造電路的加工步驟的數量，還降低了加工時間和制造成本。上述方法可以至少部分地以計算機實現エ藝的形式以及用于執行這些エ藝的裝置的形式體現出來。該方法還可以至少部分地以計算機程序代碼的形式體現在有形的非瞬態機器可讀存儲介質(諸如，RAM、ROM、CD-ROM、DVD-ROM、BD-ROM、硬盤驅動器、閃存\或任意其他非瞬態機器可讀存儲介質)中，其中，當計算機程序代碼被裝載到計算機中并且由其執行時，計算機就變成了用于執行該方法的裝置。該方法可以至少部分地以計算機程序代碼的形式體現出來，無論該程序代碼是被裝載到計算機中和/或由計算機執行，從而使得當計算機程序代碼被裝載到計算機中并且由其執行時，計算機就變成了用于執行該方法的裝置。在通用處理器上實現時，計算機程序代碼段將處理器配置成形成具體的邏輯電路。該方法可以可選地至少部分地體現為數字信號處理器，該數字信號處理器由根據本文所公開的原則來實施方法的專用集成電路形成。盡管已經以一系列的示例性實施例描述了公開的系統和方法，但該系統和方法并不局限于此。然而，應該廣泛地理解所附的權利要求，其包括在不背離該系統和方法的等效 形式的范圍和限制的標準下，本領域的技術人員可以實現的系統和方法的其他變型和實施例。權利要求中所使用的分隔符(諸如，‘a)’和‘i)’)不應該為權利要求安排任何順序，而只是作為添加在權利要求分析中的視覺提示以及在文章中隨后將被引用的權利要求的特定部分的標識。
權利要求
1.一種方法，包括 選擇出存儲在非瞬態計算機可讀存儲介質中的單元，根據設計規則設計所述單元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組 i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻工藝制造的閾值距離，或者 )所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸； 將多個所述單元布置在半導體器件的模型上；以及 基于所述半導體器件的所述模型為所述半導體器件形成掩模。
2.根據權利要求I所述的方法，進一步包括 將所述半導體器件的所述模型存儲在所述非瞬態計算機可讀存儲介質中；以及使用所述掩模制造所述半導體器件，其中，使用單光刻步驟和單蝕刻步驟制造所述第一電源連接通孔，或者 其中，所述第一電源連接通孔是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔在第一方向上相互對齊，并且被至少一個不包括電源連接通孔的軌道相互間隔開。
3.根據權利要求I所述的方法，其中，所述第一電源連接通孔是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位。
4.根據權利要求3所述的方法，其中，所述第一方向是X方向，所述第二方向是y方向，或者 其中，所述多個電源連接通孔設置在第一電源線上，并且與所述第一電源線相連接。
5.根據權利要求I所述的方法，其中，所述第一電源連接通孔設置在第一電源線上，并且與所述第一電源線相連接，并且 其中，第二通孔設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。
6.根據權利要求I所述的方法，其中，所述第一電源連接通孔由多個電源連接通孔形成，使得所述第一電源連接通孔的面積大于形成所述第一電源連接通孔的單個電源連接通孔的面積，或者 其中，所述第一電源連接通孔通過第三導線與基本上平行的所述第一導線和所述第二導線相連接，所述第三導線在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸，或者 其中，所述第一電源連接通孔設置在第一電源線上，并且與所述第一電源線相連接。
7.一種系統,包括 非瞬態計算機可讀存儲介質，包括表示用于建模和/或制造半導體器件的單元的數據，根據設計規則設計所述單元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組 i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻工藝制造的閾值距離，或者ii)所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸；以及 處理器，與所述非瞬態計算機可讀存儲介質相通信，所述處理器被配置為 選擇出所述單元， 將多個所述單元布置在半導體器件的模型上，以及 將包括所述多個單元的所述半導體器件的所述模型存儲在所述非瞬態計算機可讀存儲介質中。
8.根據權利要求7所述的系統，其中，所述第一電源連接通孔是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔在第一方向上相互對齊，并且被至少一個不包括電源連接通孔的軌道相互間隔開，或者 其中，所述第一電源連接通孔是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位，或者 其中，第二通孔設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸，或者 其中，所述第一電源連接通孔通過第三導線與基本上平行的所述第一導線和所述第二導線相連接，所述第三導線在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。
9.一種利用程序代碼編碼的非瞬態計算機可讀存儲介質，其中，當通過處理器執行所述程序代碼時，所述處理器實施一種方法，所述方法包括 選擇出用于建模和/或制造半導體器件的單元，根據設計規則設計所述單元，在所述設計規則中，第一電源連接通孔所符合的標準選自包含以下標準的組 i)所述第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得所述單元能夠通過單光刻單蝕刻工藝制造的閾值距離，或者 )所述第一電源連接通孔與基本上平行的第一導線和第二導線相連接，所述第一導線和所述第二導線沿著直接鄰近的軌道延伸；以及將多個所述單元布置在半導體器件的模型上；以及存儲所述模型的電子表示。
10.根據權利要求9所述的非瞬態計算機可讀存儲介質，其中，所述第一電源連接通孔是沿著相應的軌道設置的多個電源連接通孔之一，所述多個電源連接通孔沿著第一方向相互對齊，并且被至少一個不包括電源連接通孔的軌道相互間隔開，或者 其中，所述第一電源連接通孔是多個沿著相應的軌道設置的電源連接通孔之一，所述多個電源連接通孔沿著直接鄰近的軌道設置，并且在第一方向和第二方向上相互移位，或者 其中，第二通孔設置在第一電源線和第二電源線之間，并且在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸，或者 其中，所述第一電源連接通孔通過第三導線與基本上平行所述第一導線和所述第二導線相連接，所述第一電源連接通孔在與所述第一導線和所述第二導線的延伸方向基本上垂直的方向上延伸。
全文摘要
一種方法，包括選擇出存儲在非瞬態計算機可讀存儲介質中的單元，將多個單元布置在半導體器件的模型上，以及基于該半導體器件的模型形成該半導體器件的掩模。該單元是根據設計規則設計的，在該設計規則中第一電源連接通孔所符合的標準選自包含以下標準的組i)第一電源連接通孔與第二電源連接通孔間隔開的距離大于使得通孔能夠通過單光刻單蝕刻工藝制造的閾值距離，或者ii)第一電源連接通孔與基本上平行的第一導線和第二導線相連接，該第一導線和第二導線沿著直接鄰近的軌道延伸。本發明還提供了一種單元結構及方法。
文檔編號G06F17/50GK102841956SQ201210005669
公開日2012年12月26日 申請日期2012年1月9日 優先權日2011年6月22日
發明者魯立忠, 田麗鈞, 林學仕, 江哲維 申請人:臺灣積體電路制造股份有限公司