背景技術：

1、下一代低功率雙倍數據速率(lpddr)存儲器(例如，lpddr6)可以提供對移動和非移動應用有吸引力的高性能、低功率、有競爭性存儲器成本、各種封裝類型和多源可用性的平衡。

技術實現思路

1、各種方面可以包括用于實現靈活雙排列存儲器系統的裝置和方法。各方面可以包括：在存儲器控制器處接收第一存儲器存取命令和在邏輯排列中在其處實現該第一存儲器存取命令的第一地址；由該存儲器控制器生成第一信號，該第一信號被配置為向該邏輯排列的第一存儲器設備指示經由第一部分通道實現該第一存儲器存取命令；從該存儲器控制器向該第一存儲器設備傳送該第一信號；由該存儲器控制器生成第二信號，該第二信號被配置為向該邏輯排列的與該第一存儲器設備不同的第二存儲器設備指示經由第二部分通道實現該第一存儲器存取命令；以及從該存儲器控制器向該第二存儲器設備傳送該第二信號。

2、一些方面還可以包括：由該存儲器控制器生成第三信號，該第三信號被配置為向該第一存儲器設備指示激活該第一存儲器設備的與該第一部分通道相關聯的組件；從該存儲器控制器向該第一存儲器設備傳送該第三信號；由該存儲器控制器生成第四信號，該第四信號被配置為向該第二存儲器設備指示激活該第一存儲器設備的與該第二部分通道相關聯的組件；以及從該存儲器控制器向該第二存儲器設備傳送該第四信號。

3、一些方面還可以包括：確定在該邏輯排列中在其處實現該第一存儲器存取命令的該第一地址是否處于該邏輯排列，其中生成該第一信號、傳送該第一信號、生成該第二信號以及傳送該第二信號響應于確定在該邏輯排列中在其處實現該第一存儲器存取命令的該第一地址處于該邏輯排列而發生。

4、一些方面還可以包括：在該存儲器控制器處接收第二存儲器存取命令和在排列中在其處實現該第二存儲器存取命令的第二地址；由該存儲器控制器生成第三信號，該第三信號被配置為向該排列的該第一存儲器設備指示經由該第一部分通道實現該第二存儲器存取命令；從該存儲器控制器向該第一存儲器設備傳送該第三信號；由該存儲器控制器生成第四信號，該第四信號被配置為向該排列的該第一存儲器設備指示經由該第二部分通道實現該第二存儲器存取命令；以及從該存儲器控制器向該第一存儲器設備傳送該第四信號。

5、一些方面還可以包括：確定在排列中在其處實現該第二存儲器存取命令的該第二地址是否處于邏輯排列，其中生成該第三信號、傳送該第三信號、生成該第四信號以及傳送該第四信號響應于確定在該排列中在其處實現該第二存儲器存取命令的該第二地址不處于該邏輯排列而發生。

6、一些方面還可以包括：在該第一存儲器設備的用于該第一部分通道的第一部分通道接口處接收該第一信號；經由該第一部分通道在該第一存儲器設備處實現該第一存儲器存取命令；在該第二存儲器設備的用于該第二部分通道的第二部分通道接口處接收該第二信號；以及經由該第二部分通道在該第二存儲器設備處實現該第二存儲器存取命令。

7、在一些方面，在該第一存儲器設備處實現該第一存儲器存取命令以及在該第二存儲器設備處實現該第二存儲器存取命令可以包括：并行地在該第一存儲器設備處實現該第一存儲器存取命令以及在該第二存儲器設備處實現該第二存儲器存取命令。

8、另外的方面可以包括：在第一存儲器設備的用于第一部分通道的第一部分通道接口處接收第一刷新信號；在第二存儲器設備的用于第二部分通道的第二部分通道接口處接收第二刷新信號；響應于該第一刷新信號而經由該第一部分通道在該第一存儲器設備處實現刷新操作；以及響應于該第二刷新信號而經由該第二部分通道在該第二存儲器設備處實現刷新操作。

9、在一些方面，該第一存儲器設備和該第二存儲器設備是邏輯排列的不同存儲器設備，并且在該第二存儲器設備處實現該刷新操作可以包括與在該第一存儲器設備處實現該刷新操作并行地在該第二存儲器設備處實現該刷新操作。

10、一些方面還可以包括：在該第一部分通道接口處接收第一信號，該第一信號被配置為向該邏輯排列的該第一存儲器設備指示經由該第一部分通道實現第一存儲器存取命令；在該第二部分通道接口處接收第二信號，該第二信號被配置為向該邏輯排列的該第二存儲器設備指示經由該第二部分通道實現第二存儲器存取命令；在與在該第一存儲器設備處實現該刷新操作并行地在該第二存儲器設備處實現該刷新操作之后經由該第一部分通道在該第一存儲器設備處實現該第一存儲器存取命令；以及在與在該第一存儲器設備處實現該刷新操作并行地在該第二存儲器設備處實現該刷新操作之后經由該第二部分通道在該第二存儲器設備處實現該第二存儲器存取命令。

11、在一些方面，該第二存儲器設備是該第一存儲器設備。一些方面還可以包括：針對該第一存儲器設備處的該刷新操作等待指定刷新周期，其中在該第二存儲器設備處實現該刷新操作可以包括在該指定刷新周期之后在該第二存儲器設備處實現該刷新操作。

12、一些方面還可以包括：在該第一部分通道接口處接收第一信號，該第一信號被配置為向該第一存儲器設備指示經由該第一部分通道實現第一存儲器存取命令；在該第二部分通道接口處接收第二信號，該第二信號被配置為向該第二存儲器設備指示經由該第二部分通道實現第二存儲器存取命令；在于該指定刷新周期之后在該第二存儲器設備處實現該刷新操作之后經由該第一部分通道在該第一存儲器設備處實現該第一存儲器存取命令；以及在于該指定刷新周期之后在該第二存儲器設備處實現該刷新操作之后經由該第二部分通道在該第二存儲器設備處實現該第二存儲器存取命令。

13、各種方面包括計算設備，這些計算設備包括第一存儲器設備、第二存儲器設備和存儲器控制器，該存儲器控制器通信地連接到該第一存儲器設備和該第二存儲器設備且被配置為執行上文概述的方法中的任一者的操作。各種方面包括計算設備，這些計算設備具有用于執行上文概述的方法的功能中的任一個功能的部件。各種方面包括存儲器控制器，這些存儲器控制器被配置為執行上文概述的方法中的任一種方法。

技術特征：

1.一種在存儲器系統中實現的方法，包括：

2.根據權利要求1所述的方法，還包括：

3.根據權利要求1所述的方法，還包括：確定在所述邏輯排列中在其處實現所述第一存儲器存取命令的所述第一地址是否處于所述邏輯排列，

4.根據權利要求1所述的方法，還包括：

5.根據權利要求4所述的方法，還包括：確定在所述排列中在其處實現所述第二存儲器存取命令的所述第二地址是否處于邏輯排列，

6.根據權利要求4所述的方法，還包括：

7.根據權利要求6所述的方法，其中在所述第一存儲器設備處實現所述第一存儲器存取命令以及在所述第二存儲器設備處實現所述第二存儲器存取命令包括：并行地在所述第一存儲器設備處實現所述第一存儲器存取命令以及在所述第二存儲器設備處實現所述第二存儲器存取命令。

8.一種計算設備，包括：

9.根據權利要求8所述的計算設備，其中所述存儲器控制器還被配置為：

10.根據權利要求8所述的計算設備，其中所述存儲器控制器還被配置為：

11.根據權利要求8所述的計算設備，其中所述存儲器控制器還被配置為：

12.根據權利要求11所述的計算設備，其中所述存儲器控制器還被配置為：

13.根據權利要求11所述的計算設備，其中：

14.根據權利要求13所述的計算設備，其中所述第一存儲器設備被配置為與在所述第二存儲器設備處實現所述第二存儲器存取命令并行地在所述第一存儲器設備處實現所述第一存儲器存取命令。

15.一種計算設備，包括：

16.根據權利要求15所述的計算設備，還包括：

17.根據權利要求15所述的計算設備，還包括：用于確定在所述邏輯排列中在其處實現所述第一存儲器存取命令的所述第一地址是否處于所述邏輯排列的部件，

18.根據權利要求15所述的計算設備，還包括：

19.根據權利要求18所述的計算設備，還包括：用于確定在所述排列中在其處實現所述第二存儲器存取命令的所述第二地址是否處于邏輯排列的部件，

20.根據權利要求18所述的計算設備，還包括：

21.根據權利要求20所述的計算設備，還包括：用于并行地在所述第一存儲器設備處實現所述第一存儲器存取命令以及在所述第二存儲器設備處實現所述第二存儲器存取命令的部件。

22.一種存儲器控制器，所述存儲器控制器被配置為：

23.根據權利要求22所述的存儲器控制器，其中所述存儲器控制器還被配置為：

24.根據權利要求22所述的存儲器控制器，其中所述存儲器控制器還被配置為：

25.根據權利要求22所述的存儲器控制器，其中所述存儲器控制器還被配置為：

26.根據權利要求25所述的存儲器控制器，其中所述存儲器控制器還被配置為：

27.一種在存儲器系統中實現的方法，包括：

28.根據權利要求27所述的方法，其中所述第一存儲器設備和所述第二存儲器設備是邏輯排列的不同存儲器設備，并且在所述第二存儲器設備處實現所述刷新操作包括與在所述第一存儲器設備處實現所述刷新操作并行地在所述第二存儲器設備處實現所述刷新操作。

29.根據權利要求28所述的方法，還包括：

30.根據權利要求27所述的方法，其中所述第二存儲器設備是所述第一存儲器設備，所述方法還包括：

31.根據權利要求29所述的方法，還包括：

技術總結
各種實施方案包括用于在存儲器系統中實現靈活排列的方法。實施方案可以包括：在存儲器控制器處接收第一存儲器存取命令和在邏輯排列中在其處實現該第一存儲器存取命令的第一地址；由該存儲器控制器生成第一信號，該第一信號被配置為向該邏輯排列的第一存儲器設備指示經由第一部分通道實現該第一存儲器存取命令；從該存儲器控制器向該第一存儲器設備傳送該第一信號；由該存儲器控制器生成第二信號，該第二信號被配置為向該邏輯排列的與該第一存儲器設備不同的第二存儲器設備指示經由第二部分通道實現該第一存儲器存取命令；以及從該存儲器控制器向該第二存儲器設備傳送該第二信號。

技術研發人員：J·徐,P·德希穆克,S·托祖爾,S·帕拉查拉
受保護的技術使用者：高通股份有限公司
技術研發日：
技術公布日：2025/4/6