對相關申請的交叉引用

本申請要求于2015年12月18日提交的韓國專利申請第10-2015-0181882號的優先權，該韓國專利申請的公開內容通過引用整體合并于此。

本發明構思涉及一種非易失性存儲器設備以及對其進行編程方法。

背景技術：

半導體存儲器設備被分類為易失性存儲器設備和非易失性存儲器設備。

易失性存儲器設備具有高的讀取/寫入速度，但當其電力中斷時丟失其存儲的數據。非易失性存儲器設備即使當其電力中斷時也保持其存儲的數據。因此，非易失性存儲器設備被用于存儲不論是否供電都應被保留的數據。非易失性存儲器設備的示例包括掩膜只讀存儲器(mrom)器件、可編程rom(prom)器件、可擦除可編程rom(eprom)器件、以及電可擦除可編程rom(eeprom)器件。

閃速存儲器設備可以是：單比特單元(single-bitcell)或單級單元(single-levelcell，slc)，其每個存儲單元存儲1比特數據；或者多比特單元(multi-bitcell)或多級單元(multi-levelcell，mlc)，其每個存儲單元存儲多比特(兩個或更多個比特)數據。隨著對于存儲器設備的高集成度的需求的增加，關于在一個存儲單元中存儲多級數據的多級閃速存儲器的研究正在積極進行中。

技術實現要素：

根據本發明構思的示例性實施例，如下地提供了一種非易失性存儲器設備。存儲單元陣列包括多個存儲單元。地址譯碼器在第一編程循環中將第一驗證電壓提供至多個存儲單元當中的所選擇的存儲單元，并且在第二編程循環中將第二驗證電壓提供至所選擇的存儲單元。控制邏輯基于第一編程循環的驗證操作的結果，將第二編程循環確定為驗證電壓偏移點，在驗證電壓偏移點中將第一驗證電壓改變為第二驗證電壓。

根據本發明構思的示例性實施例，如下地提供了一種非易失性存儲器設備。存儲單元陣列包括多個存儲單元。多個存儲單元中的每個具有多個編程狀態中的編程狀態。地址譯碼器在第一編程循環中將第一驗證電壓提供至多個存儲單元當中的所選擇的存儲單元，并且在第二編程循環中將第二驗證電壓提供至所選擇的存儲單元。控制邏輯基于在第一編程循環中特定編程狀態的編程是否完成，將第二編程循環確定為驗證電壓偏移點，在驗證電壓偏移點中將第一驗證電壓改變為第二驗證電壓。

根據本發明構思的示例性實施例，如下地提供了一種非易失性存儲器設備。存儲單元陣列包括多個存儲單元。多個存儲單元中的每個具有包括擦除狀態的m個編程狀態，并且m是大于2的整數。使用包括第一編程循環和第二編程循環的多個編程循環，將多個存儲單元中的每個編程為m個編程狀態中的一個。通過/失敗計數器在第一編程循環中對具有m-1個驗證電壓當中的第一驗證電壓的驗證結果的存儲單元進行計數。驗證電平偏移點控制器基于第一編程循環的驗證結果的計數結果確定第二編程循環。在第二編程循環的驗證操作中施加從第二驗證電壓減小的改變后的第二驗證電壓。

附圖說明

通過參照附圖詳細描述本發明構思的示例性實施例，本發明構思的這些和其他特征將變得更加明顯，在附圖中：

圖1是圖示根據本發明構思的示例性實施例的非易失性存儲器設備的框圖；

圖2圖示根據編程操作形成存儲單元的閾值電壓的示例；

圖3是圖示根據本發明構思的示例性實施例的對非易失性存儲器設備編程的方法的圖；

圖4是圖示適應性地確定圖3的驗證電壓的偏移時間的方法的圖；

圖5是圖示適應性地確定圖3的驗證電壓的偏移時間的方法的表；

圖6是圖示根據本發明構思的示例性實施例的對非易失性存儲器設備編程的方法的圖；

圖7是圖示根據本發明構思的示例性實施例的適應性地確定驗證電壓的偏移時間的方法的流程圖；

圖8是圖示圖1的存儲單元陣列的存儲塊當中的一個(blki)的電路圖；

圖9是圖示與圖8的存儲塊(blki)相對應的示例性結構的透視圖；

圖10是圖示根據本發明構思的示例性實施例的固態驅動(ssd)的框圖；

圖11是圖示根據本發明構思的示例性實施例的emmc的框圖；

圖12是圖示根據本發明構思的示例性實施例的ufs系統的框圖；以及

圖13是圖示根據本發明構思的示例性實施例的移動設備的框圖。

具體實施方式

以下將參照附圖詳細描述本發明構思的示例性實施例。然而，本發明構思可以以不同形式體現，并且不應被解釋為限于本文闡述的實施例。在附圖中，為了清晰可以夸大層和區域的厚度。還將理解，當元件被稱為在另一元件或基板“上”時，其可以直接在其他元件或基板上，或者也可以存在中間層。還將理解，當元件被稱為“耦合至”或“連接至”另一元件時，其可以直接耦合至或連接至該另一元件，或者也可以存在中間元件。遍及說明書和附圖，相同的附圖標記可以指代相同的元件。

通過引用合并于此的以下專利文獻描述用于三維存儲器陣列的適當配置，其中，三維存儲器陣列被配置為多級，其字線和/或位線在各級之間共享：美國專利第7,679,133號；第8,553,466號；第8,654,587號；第8,559,235號；以及美國專利公布第2011/0233648號。

圖1是圖示根據本發明構思的示例性實施例的非易失性存儲器設備的框圖。參照圖1，非易失性存儲器設備100可以包括存儲單元陣列110、地址譯碼器120、電壓生成器130、輸入/輸出電路140和控制邏輯150。

存儲單元陣列110通過串選擇線ssl、字線wl和接地選擇線gsl連接至地址譯碼器120。存儲單元陣列110通過位線bl連接至輸入/輸出電路140。存儲單元陣列110可以包括多個存儲塊。在示例性實施例中，每個存儲塊的存儲單元可以形成二維結構。在示例性實施例中，每個存儲塊的存儲單元可以在與基板垂直的方向上層疊以形成三維結構。每個存儲塊可以包括多個存儲單元和多個選擇晶體管。存儲單元可以連接至字線wl，并且選擇晶體管可以連接至串選擇線ssl或接地選擇線gsl。每個存儲塊的存儲單元可以存儲一個或多個比特。

地址譯碼器120通過串選擇線ssl、字線wl和接地選擇線gsl連接至存儲單元陣列110。地址譯碼器120被配置為響應于控制邏輯150的控制進行操作。地址譯碼器120從外部接收地址addr。

地址譯碼器120被配置為對所接收的地址addr當中的行地址進行譯碼。地址譯碼器120使用所譯碼的行地址來選擇串選擇線ssl、字線wl和接地選擇線gsl。地址譯碼器120可以從電壓生成器130接收各種電壓，并且將所接收的電壓分別地發送至所選擇的和未選擇的串選擇線ssl、字線wl和接地選擇線gsl。

地址譯碼器120可以被配置對在所發送的地址addr當中的列地址進行譯碼。所譯碼的列地址可以發送至輸入/輸出電路140。地址譯碼器120可以包括諸如行譯碼器、列譯碼器、地址緩沖器等的構成元件。

電壓生成器130被配置為生成從非易失性存儲器設備100所需的各種電壓。例如，電壓生成器130可以生成多個編程電壓、多個通過電壓、多個驗證電壓、多個選擇讀電壓以及多個未選擇讀電壓。

輸入/輸出電路140可以通過位線bl連接至存儲單元陣列110，并且與外部交換數據。輸入/輸出電路140根據控制邏輯150的控制進行操作。

輸入/輸出電路140從外部接收數據data，并且將所接收的數據data寫入至存儲單元陣列110。輸入/輸出電路140從存儲單元陣列110讀取數據data，并且將所讀取的數據data發送至外部。輸入/輸出電路140可以從存儲單元陣列110的第一存儲區域讀取數據data，并且將所讀取的數據data寫入至存儲單元陣列110的第二存儲區域。例如，輸入/輸出電路140可以被配置為執行復錄(copy-back)操作。

輸入/輸出電路140可以包括諸如頁緩沖器(或頁寄存器)、列選擇電路、數據緩沖器等的構成元件。輸入/輸出電路140可以包括諸如讀出放大器、寫入驅動器、列選擇電路、數據緩沖器等的構成元件。

控制邏輯150可以連接至地址譯碼器120、電壓生成器130和輸入/輸出電路140。控制邏輯150被配置為控制非易失性存儲器設備100的所有操作。控制邏輯150響應于從存儲器控制器發送的控制信號ctrl進行操作。

控制邏輯150可以包括通過/失敗計數器151和驗證電平偏移點控制器152。在驗證操作中，通過/失敗計數器151可以從輸入/輸出電路140接收編程通過或失敗信息。通過/失敗計數器151可以基于編程通過或失敗信息，對編程通過的存儲單元或編程失敗的存儲單元的數目進行計數。例如，通過/失敗計數器151可以對使用編程電壓失敗的關(off-cell)單元的數目進行計數。通過/失敗計數器151可以對使用編程電壓通過的開(on-cell)單元的數目進行計數。驗證電平偏移點控制器152可以從通過/失敗計數器151接收開單元或關單元的數目。當采用偏移電壓調節驗證電壓時，驗證電平偏移點控制器152可以將開單元或關單元的數目與參考值比較，以確定驗證電平偏移點。例如，驗證電平偏移點控制器152可以使用采用偏移電壓調節的驗證電壓來確定操作哪個編程循環。因此，電壓生成器130可以在驗證電平偏移點改變驗證電壓。驗證電平偏移點意味著采用偏移電壓來調節編程電壓的編程循環，該偏移電壓的量基于關單元或開單元的數目來確定。

非易失性存儲器設備100可以根據ispp(遞增步幅脈沖編程)方法執行編程操作。在根據ispp方法執行編程操作的情況下，存儲單元的單元速度可以彼此不同。存儲單元的單元速度意味著在使用編程電壓對存儲單元編程之后的存儲單元的閾值電壓的增大的程度。例如，當施加低編程電壓時，驗證通過的存儲單元的單元速度高。當施加高編程電壓時，驗證通過的存儲單元的單元速度低。然而，因為當將低編程電壓施加至存儲單元時具有高單元速度的存儲單元被驗證通過，所以該存儲單元在編程狀態的閾值電壓分布中具有低閾值電壓。因為當將高編程電壓施加至存儲單元時具有低單元速度的存儲單元被驗證通過，所以該存儲單元在編程狀態的閾值電壓分布中具有高閾值電壓。

非易失性存儲器設備100可以在特定時間處改變驗證電壓，以生成與改變后的驗證電壓相對應的編程狀態的閾值電壓分布。例如，非易失性存儲器設備100可以在特定時間處降低驗證電壓，以縮窄存儲單元的閾值電壓分布。例如，當驗證電壓減小時，在已經驗證通過的存儲單元當中具有高單元速度的存儲單元的閾值電壓下降。例如，在不使用根據示例性實施例的減小的驗證電壓的情況下，具有高單元速度的存儲單元的閾值電壓可以在下一編程循環中采用更高的編程電壓來增大閾值電壓。根據示例性實施例，可以使用減小的驗證電壓防止具有高單元速度的存儲單元的過編程(over-programming)。

非易失性存儲器設備100可以基于存儲單元的單元速度適應性地控制用于改變驗證電壓的時間。例如，非易失性存儲器設備100可以對驗證操作中開單元或關單元的數目進行計數。非易失性存儲器設備100可以基于開單元或關單元的數目、使用改變后的驗證電壓來確定執行哪個編程循環。因此，非易失性存儲器設備100可以依賴于各種因素、根據不同存儲單元的特性，來適應性地生成編程狀態的閾值電壓分布。

圖2圖示根據編程操作形成存儲單元的閾值電壓的示例。在圖2中，水平軸表示存儲單元的閾值電壓，而垂直軸表示存儲單元的數目。例如，在圖2中圖示了執行編程操作之后生成的存儲單元的閾值電壓分布。圖2圖示存儲2比特信息的mlc的閾值電壓分布作為圖示。

參照圖2，在執行編程操作之后，存儲單元可以具有擦除狀態e、第一編程狀態p1、第二編程狀態p2以及第三編程狀態p3。例如，在執行編程操作中的多個編程循環之后，存儲單元可以具有相對應的編程狀態的閾值電壓。

存儲單元可以根據ispp方法而編程。在根據ispp方法編程存儲單元的情況下，隨著編程循環繼續，編程電壓逐步增大。存儲單元的單元速度可以彼此不同。存儲單元的單元速度意味著在編程電壓處存儲單元的閾值電壓的增大的程度。例如，當施加低編程電壓時，驗證通過的存儲單元的單元速度高。當施加高編程電壓時，驗證通過的存儲單元的單元速度低。然而，因為當施加低編程電壓時具有高單元速度的存儲單元被驗證通過，所以其在編程狀態的閾值電壓分布中具有低閾值電壓。因為當施加高編程電壓時具有低單元速度的存儲單元被驗證通過，所以其在編程狀態的閾值電壓分布中具有高閾值電壓。

在圖2中，在使用第三驗證電壓vfy3執行驗證操作的情況下，第三編程狀態p3可以具有由虛線圖示的閾值電壓分布。在此情況下，如果使用小于第三驗證vfy3的第三首要(prime)驗證電壓vfy3’關于第三編程狀態p3執行驗證操作，則閾值電壓分布可以具有第三首要編程狀態p3’。因此，第三編程狀態p3的閾值電壓分布p3’可以具有相對于閾值電壓分布p3較不分散(lessspread)的分布。為了描述方便，描述關于第三編程狀態p3的閾值電壓分布改變。本發明構思不限于此。例如，閾值電壓分布改變可以施加至第一編程狀態p1和第二編程狀態p2。

圖3是圖示根據本發明構思的示例實施例的對非易失性存儲器設備編程的方法的圖。參照圖3，通過多個編程循環(循環1～循環4)對存儲單元編程。隨著編程循環計數增大，編程電壓(vpgm1～vpgm4)可以增大。為了描述方便，描述四個編程循環。本發明構思不限于此。例如，大于四個編程循環的編程循環可以施加以對存儲單元編程。

當在第一編程循環(循環1)中使用第三驗證電壓vfy3執行驗證操作時，非易失性存儲器設備100可以對存儲單元的編程通過/失敗進行計數。非易失性存儲器設備100可以基于存儲單元的編程通過/失敗計數結果，確定改變第三驗證電壓vfy3的偏移點。例如，非易失性存儲器設備100可以對使用第三驗證電壓vfy3的關單元的數目計數。非易失性存儲器設備100可以將所計數的關單元的數目與預定的參考值比較。非易失性存儲器設備100可以根據所計數的關單元的數目與預定參考值中的一個的比較結果，將第三編程循環(循環3)確定為偏移點。

非易失性存儲器設備100可以在偏移點(循環3)改變驗證電壓。例如，與第三編程狀態p3相對應的第三驗證電壓vfy3可以改變為第三首要驗證電壓vfy3’。在此情況下，偏移電壓為δvfy。驗證電壓可以被減小偏移電壓δvfy。在偏移點之后，可以逐步減小驗證電壓。然而，驗證電壓的減小方法不限于此。例如，可以使用多個偏移電壓來減小驗證電壓。例如，可以改變驗證電壓一次，然后可以在編程操作中維持改變后的驗證電壓。

圖4是圖示適應性地確定圖3的驗證電壓的偏移時間的方法的圖。在圖4中，水平軸表示編程循環的次數，而垂直軸表示驗證電壓電平。圖4圖示圖3的第三驗證電壓vfy3作為圖示。因此，第一驗證電壓vfy1和第二驗證電壓vfy2可以以類似方式確定偏移點。

隨著編程循環的次數增大，非易失性存儲器設備100可以逐步增大編程電壓，以施加增大的編程電壓。盡管編程循環的次數增大，但是第三驗證電壓vfy3維持恒定。如果不施加偏移電壓，則非易失性存儲器設備100在所有編程循環中維持第三驗證電壓vfy3。例如，在圖3的偏移點之前，第三驗證電壓vfy3維持恒定，并且依賴于偏移電壓而改變為更低的第三驗證電壓。

非易失性存儲器設備100可以在驗證電平偏移決定點dp處使用第三驗證電壓vfy3來對存儲單元的編程通過/失敗進行計數。例如，驗證電平偏移決定點dp可以在如圖3所示的第一循環(循環1)之內。非易失性存儲器設備100可以根據使用第三驗證電壓vfy3的存儲單元的編程通過/失敗的計數結果，來確定在其處改變驗證電壓的偏移點(op1、op2、op3)。例如，非易失性存儲器設備100可以在驗證電平偏移決定點dp處施加第三驗證電壓vfy3之后對開單元或關單元的數目進行計數。非易失性存儲器設備100可以將開單元或關單元的數目與預定參考值比較以選擇偏移點(op1、op2、op3)中的一個。

因此，非易失性存儲器設備100可以適應性地確定驗證電壓的偏移點。例如，非易失性存儲器設備100可以考慮磨損水平、周圍環境、芯片之間的特性差別等來適應性地確定驗證電壓的偏移點。

圖5是圖示適應性地確定圖3的驗證電壓的偏移點的方法的表。參照圖5，非易失性存儲器設備100可以在第一編程循(環循環1)中執行第三編程狀態p3的存儲單元的通過/失敗計數。例如，非易失性存儲器設備100可以在第一編程循環(循環1)中施加第三驗證電壓vfy3以對關單元比特的數目進行計數。

關單元比特的數目越小，非易失性存儲器設備100可以將越晚的時間確定為偏移點。例如，在關單元比特的數目等于或大于第一參考值ref1并且小于第二參考值ref2的情況下，非易失性存儲器設備100可以將第六循環(循環6)確定為偏移點。在關單元比特的數目等于或大于第二參考值ref2并且小于第三參考值ref3的情況下，非易失性存儲器設備100可以將第五循環(循環5)確定為偏移點。在關單元比特的數目等于或大于第三參考值ref3并且小于第四參考值ref4的情況下，非易失性存儲器設備100可以將第四循環(循環4)確定為偏移點。在關單元比特的數目等于或大于第四參考值ref4的情況下，非易失性存儲器設備100可以將第三循環(循環3)確定為偏移點。

圖6是圖示根據本發明構思的其他示例實施例對非易失性存儲器設備編程的方法的圖。參照圖6，可以通過多個編程循環(循環1～循環4)對存儲單元編程。隨著編程循環計數增大，編程電壓(vpgm1～vpgm4)可以增大。為了描述方便，描述四個編程循環。本發明構思不限于此。例如，大于四個編程循環的編程循環可以被應用以對存儲單元編程。

非易失性存儲器設備100可以檢查在第二編程循環(循環2)中與第二編程狀態p2相對應的存儲單元的編程是否完成。例如，如果與第二編程狀態p2相對應的第二驗證電壓vfy2的通過/失敗計數的數目小于預定數目，則將第二編程狀態p2的編程指示為在第二編程循環(循環)2處完成。本發明構思不限于此。例如，可以將第一編程狀態p1指示為完成。在非易失性存儲器設備具有多于4個的編程狀態的情況下，可以將第三編程狀態p3指示為完成。非易失性存儲器設備100可以基于與第二編程狀態p2相對應的存儲單元的編程是否完成，來確定在其處改變第三驗證電壓vfy3的偏移點。例如，在與第二編程狀態p2相對應的存儲單元的編程完成的情況下，非易失性存儲器設備100可以將第三編程循環(循環3)確定為偏移點。例如，可以將第三編程循環(循環3)的開始設置為偏移點。

非易失性存儲器設備100可以在偏移點(循環3)處改變驗證電壓。例如，與第三編程狀態p3相對應的第三驗證電壓vfy3可以改變為第三首要驗證電壓vfy3’。在此情況下，偏移電壓是δvfy。驗證電壓可以被減小偏移電壓δvfy。在偏移點之后，可以逐步減小驗證電壓。本發明構思不限于此。在示例性實施例中，可以使用多個偏移電壓來減小驗證電壓。在示例性實施例中，可以在改變驗證電壓一次之后維持驗證電壓。

圖7是圖示根據本發明構思的示例實施例的適應性地確定驗證電壓的偏移點的方法的流程圖。參照圖7，非易失性存儲器設備100可以基于存儲單元的單元速度，適應性地控制用于施加偏移電壓至驗證電壓的時間。

在操作s110中，非易失性存儲器設備100可以接收編程請求。例如，控制邏輯150可以接收與編程命令相對應的控制信號ctrl。輸入/輸出電路140可以接收要編程的數據data。

在操作s120中，非易失性存儲器設備100可以根據所接收的數據data執行編程循環。例如，隨著編程循環的次數增加，非易失性存儲器設備100可以使用ispp方法增大編程電壓。非易失性存儲器設備100可以在至少一個編程循環期間使用相同驗證電壓。

在操作s130中，非易失性存儲器設備100可以根據驗證操作對特定編程循環中的關單元的數目進行計數。例如，通過/失敗計數器151可以在特定編程循環中施加驗證電壓之后，對與驗證電壓相對應的關單元的數目進行計數。在示例性實施例中，特定編程循環可以是第一循環。在示例性實施例中，例如，特定編程循環可以是在其中第二編程狀態p2的編程完成的編程循環。

在操作s140中，非易失性存儲器設備100可以基于在操作s130中測量的關單元的計數結果，來確定驗證電壓的偏移點。例如，驗證電平偏移點控制器152可以將所計數的關單元的數目與參考值比較。驗證電平偏移點控制器152還可以使用多個參考值確定驗證電壓的偏移點。偏移點可以是緊接在確定偏移點的編程循環之后的編程循環。偏移點也可以是在確定偏移點的編程循環之后執行特定數目的編程循環之后的編程循環。例如，非易失性存儲器設備100可以基于在操作s130中測量的關單元的數目，適應性地確定用于施加偏移電壓至驗證電壓的時間。確定偏移點的編程循環可以是編程操作的第一編程循環。確定偏移點的編程循環還可以是在編程操作開始之后經過特定數目的編程循環之后的編程循環。

在操作s150中，非易失性存儲器設備100可以執行編程循環。例如，非易失性存儲器設備100可以使用與操作s120中的驗證電壓相同的驗證電壓，來執行至少一個編程循環。在偏移點是緊接在確定偏移點的編程循環之后的編程循環的情況下，可以省略操作s150。

在操作s160中，非易失性存儲器設備100可以通過在驗證電壓的偏移點處改變驗證電壓來執行編程循環。例如，如果編程循環達到在操作s140中確定的編程循環，則非易失性存儲器設備100可以施加偏移電壓至驗證電壓以執行驗證操作。因此，非易失性存儲器設備100可以生成如參照圖2討論的存儲單元的較不分散的閾值電壓分布。

圖8是圖示圖1的存儲單元陣列的存儲塊當中的一個(blki)的電路圖。參照圖8，存儲塊blki可以具有三維結構。例如，可以在第一位線bl1與公共源極線csl之間提供nand串ns11、ns21和ns31。可以在第二位線bl2與公共源極線csl之間提供nand串ns12、ns22和ns32。可以在第三位線bl3與公共源極線csl之間提供nand串ns13、ns23和ns33。

每個nand串ns可以包括串選擇晶體管sst、接地選擇晶體管gst以及連接在串選擇晶體管sst與接地選擇晶體管gst之間的多個存儲單元mc。每個nand串ns的串選擇晶體管sst可以連接至相對應的位線bl。每個nand串ns的接地選擇晶體管gst可以連接至公共源極線csl。

通過行單元和列單元來定義nand串ns。共同連接至一個位線的nand串ns形成一列。例如，連接至第一位線bl1的nand串ns11、ns21和ns31對應于第一列。連接至第二位線bl2的nand串ns12、ns22和ns32對應于第二列。連接至第三位線bl3的nand串ns13、ns23和ns33對應于第三列。

連接至一個串選擇線ssl的nand串ns形成一行。例如，連接至第一串選擇線ssl1的nand串ns11、ns12和ns13形成第一行。連接至第二串選擇線ssl2的nand串ns21、ns22和ns23形成第二行。連接至第三串選擇線ssl3的nand串ns31、ns32和ns33形成第三行。

在每個nand串ns中定義高度。在每個nand串ns中，鄰近接地選擇晶體管gst的存儲單元mc1的高度為1。在每個nand串ns中，隨著存儲單元更接近串選擇晶體管sst，存儲單元的高度增加。在每個nand串ns中，鄰近串選擇晶體管sst的存儲單元mc7的高度為7。

同一行的nand串ns共享串選擇線ssl。不同行的nand串ns連接至不同串選擇線ssl。nand串(ns11～ns13、ns21～ns22、ns31～ns33)共享接地選擇線gsl。同一行的nand串ns的相同高度的存儲單元共享字線。在相同高度處，不同行的nand串ns的字線wl共同連接。公共源極線csl共同連接至nand串ns。

如圖8所示，相同高度的字線wl共同連接。因此，當選擇特定字線時，連接至特定字線的nand串ns全部被選擇。不同行的nand串ns連接至不同串選擇線ssl。因此，通過選擇串選擇線(ssl1～ssl3)，連接至相同字線wl的nand串ns當中的未選擇行的nand串ns與位線(bl1～bl3)相分開。例如，通過選擇串選擇線(ssl1～ssl3)，可以選擇nand串ns的行。通過選擇位線(bl1～bl3)，可以通過列單元來對選擇行的nand串ns進行選擇。

圖9是圖示與圖8的存儲塊(blki)相對應的結構的實施例的透視圖。參照圖9，可以在與基板sub垂直的方向上形成存儲塊blki。可以在基板sub中形成n+摻雜區。

柵極電極層和絕緣層交替地沉積在基板sub上。信息存儲層可以形成在柵極電極層與絕緣層之間。可以通過在垂直方向上圖案形成柵極電極層和絕緣層來形成v字形的柱。柱可以穿透柵極電極層和絕緣層以連接至基板sub。柱的內部是填充的介電圖案，并且可以通過如氧化硅的絕緣材料構成。柱的外部是垂直有源圖案，并且可以通過溝道半導體構成。

存儲塊blki的柵極電極層可以連接至接地選擇線gsl、多個字線(wl1～wl7)以及串選擇線ssl。存儲塊blki的柱可以連接至多個位線(bl1～bl3)。在圖8中，一個存儲塊blki被圖示為具有兩個選擇線(ssl、gsl)、七個字線wl以及三個位線(bl1～bl3)。然而，存儲塊blki可以具有多于其或少于其的線。

圖10是圖示根據本發明構思的示例實施例的固態驅動(ssd)的框圖。參照圖10，ssd1000可以包括多個非易失性存儲器設備1100和ssd控制器1200。

非易失性存儲器設備1100可以接收外部高電壓vppx。如圖1至圖9所述，非易失性存儲器設備1100中的每個可以基于存儲單元的編程速度來適應性地確定驗證電壓的偏移點，以改進存儲單元的閾值電壓分布。

ssd控制器1200可以通過多個溝道(ch1～chi，i是2或更大的整數)連接至非易失性存儲器設備1100。ssd控制器1200可以包括至少一個處理器1210、緩沖存儲器1220、糾錯電路1230、主機接口1240以及非易失性存儲器接口1250。

緩沖存儲器1220臨時存儲驅動ssd控制器1200所需的數據。緩沖存儲器1220可以包括存儲數據或命令的多個存儲器線。

糾錯電路1230可以計算在寫入操作中要編程的數據的糾錯碼值在讀取操作中基于糾錯碼值糾正讀取數據的錯誤，以及糾正從非易失性存儲器設備1100恢復的數據的錯誤。盡管在圖中沒有示出，但是還可以包括存儲驅動ssd控制器1200所需的編碼數據的編碼存儲器。在示例性實施例中，非易失性存儲器設備可以存儲編碼數據。

主機接口1240可以提供與外部設備的接口功能。主機接口1240可以是nand接口。非易失性存儲器接口1250可以提供與非易失性存儲器設備1100的接口功能。

圖11是圖示根據本發明構思的示例實施例的嵌入多媒體卡(emmc)的框圖。參照圖11，emmc2000可以包括至少一個nand閃速存儲器設備2100和控制器2200。

nand閃速存儲器設備2100可以是sdr(單數據率)nand或ddr(雙倍數據率)nand。nand閃速存儲器設備2100可以是垂直nand閃速存儲器設備(vnand)。如圖1至圖9所述，nand閃速存儲器設備2100可以基于存儲單元的編程速度適應性地確定驗證電壓的偏移施加點，以生成存儲單元的較不分散的閾值電壓分布。

控制器2200可以通過多個溝道連接至nand閃速存儲器設備2100。控制器2100可以包括至少一個控制器核心2210、主機接口2240以及nand接口2250。至少一個控制器核心2210可以控制emmc2000的整體操作。主機接口2240可以執行主機與控制器2200的接口連接。在實施例中，主機接口2240可以是并行接口(例如，mmc接口)。在另一實施例中，主機接口2240可以是串行接口(例如，uhs-ii、ufs接口)。

emmc2000可以從主機接收電源電壓(vcc、vccq)。第一電源電壓vcc(例如，3.3v)可以提供至nand閃速存儲器設備2100和nand接口2250。第二電源電壓vccq(例如，1.8v/3.3v)可以提供至控制器2200。emmc2000可以選擇性地接收外部高電壓vppx。

本發明構思可應用于ufs(通用閃速存儲裝置)。圖12是圖示根據本發明構思的示例實施例的ufs系統的框圖。參照圖12，ufs系統3000可以包括ufs主機3100和ufs設備3200。

ufs主機3100可以包括應用3110、設備驅動器3120、主機控制器3130和緩沖ram3140。主機控制器3130可以包括命令(cmd)隊列3131、主機dma3132以及電源管理器3133。cmd隊列3131、主機dma3132以及電源管理器3133可以使用在主機控制器3130中的算法、軟件或固件進行操作。

ufs主機3100的應用和從設備驅動器3120生成的命令(例如，寫入命令)可以輸入至主機控制器3130的cmd隊列3131。cmd隊列3131可以存儲要按照順序提供至ufs設備3200的命令。存儲在命令cmd隊列3130中的命令可以提供至主機dma3132。主機dma3132通過主機接口3101將命令發送至ufs設備3200。

ufs設備3200可以包括閃速存儲器3210、設備控制器3230以及緩沖ram3240。設備控制器3230可以包括cpu(中央處理單元)3231、命令(cmd)管理器3232、閃速dma3233、安全管理器3234、緩沖管理器3235、ftl(閃速轉換層)3236以及閃速管理器3237。cmd管理器3232、安全管理器3234、緩沖管理器3235、ftl3236以及閃速管理器3237可以使用設備控制器3230中的算法、軟件或固件進行操作。

如圖1至圖9所描述，閃速存儲器3210可以基于存儲單元的編程速度適應性地確定驗證電壓的偏移施加點，以生成存儲單元的較不分散的閾值分布。

從ufs主機3100輸入至ufs設備3200的命令可以通過設備接口3201提供至cmd管理器3232。cmd管理器3232可以解釋從ufs主機3100提供的命令，并且使用安全管理器3234確認輸入的命令。cmd管理器3232可以分配緩沖ram3240以通過緩沖管理器3235接收數據。當數據傳輸準備結束時，cmd管理器3232將rtt(ready_to_transfer)upiu發送至ufs主機3100。

ufs主機3100可以響應于rttupiu將數據發送至ufs設備3200。數據可以通過主機dma3132和主機接口3101被發送至ufs設備3200。ufs設備3200可以通過緩沖管理器3235將所接收的數據存儲在緩沖ram3240中。存儲在緩沖ram3240中的數據可以通過閃速dma3233提供至閃速管理器3237。閃速管理器3237可以參照ftl3236的地址映射信息，將數據存儲在閃速存儲器3210的所選擇的地址中。

當命令所需的數據傳輸和編程完成時，ufs設備3200通過接口將通知命令完成的響應發送至ufs主機3100。ufs主機3100可以向設備驅動器3120和應用3100通知響應的命令是否完成，并且結束關于相對應的命令的操作。

本發明構思可應用于移動設備。圖13是圖示根據發明構思的示例實施例的移動設備的框圖。參照圖13，移動設備4000可以包括應用處理器4100、通信模塊4200、顯示/觸摸模塊4300、存儲設備4400和移動ram4500。

應用處理器4100可以控制移動設備4000的整體操作。通信模塊4200可以被例示為控制與外部的有線/無線通信。顯示/觸摸模塊4300可以被例示為顯示在應用處理器4100中處理的數據或從觸摸面板接收的數據。存儲設備4400可以被例示為存儲用戶的數據。存儲設備4400可以是emmc設備、ssd設備或ufs設備。移動ram4500可以被例示為臨時存儲在處理移動設備4000的操作中所需的數據。

如圖1至圖9描述的存儲設備4400可以基于存儲單元的編程速度適應性地確定驗證電壓的偏移施加點，以生成存儲單元的較不分散的閾值電壓分布。

根據本發明構思的示例實施例，提供了一種非易失性存儲器設備以及對其進行編程的方法，該非易失性存儲器設備適應性地控制在多個編程循環當中用于施加偏移至驗證電壓的時間，以生成更可靠的存儲單元的閾值電壓分布。

雖然已經參照本發明構思的示例性實施例示出和描述了本發明構思，但是對于本領域普通技術人員而言將明顯的是，可以在其中進行形式上和細節上的各種改變，而不背離如由所附權利要求定義的發明構思的精神和范圍。