本揭示內容是關于一種記憶體裝置及用于操作記憶體裝置的方法。
背景技術:
1、一種類型的集成電路記憶體為靜態隨機存取記憶體(static?random?accessmemory,sram)裝置。典型sram記憶體裝置具有記憶體單元陣列。每一記憶體單元使用連接于上部參考電位與下部參考電位(通常接地)之間的六個晶體管,使得兩個儲存節點中的一者可由待儲存的信息占用,其中互補信息儲存于另一儲存節點處?!半p軌”sram架構指記憶體邏輯在低電壓域中操作而記憶體陣列在高電壓域中操作的sram配置。歸因于此情形,記憶體泄漏功率經顯著減小,但記憶體存取時間受到影響。泄漏功率的增益隨著高電壓值與低電壓值之間的差增大而增大。由于記憶體陣列在高電壓域中操作,因此字線及位元線兩者將在邏輯電壓減低情況下在高電壓域中較佳地操作,而不影響靜態噪聲余裕及寫入余裕。
技術實現思路
1、本揭示內容的一些實施例包含一種記憶體裝置,包含:記憶體單元,在具有第一電壓位準的第一電源域中操作;連接至記憶體單元的記憶體字線;連接至記憶體單元的記憶體位元線;字線解碼器電路,在第一電源域中操作;字線驅動器電路,用以自字線解碼器電路接收行地址信號且輸出字線致能信號至記憶體字線;連接至記憶體位元線的輸入/輸出電路,輸入/輸出電路在具有低于第一電壓位準的第二電壓位準的第二電源域中操作;追蹤單元;連接至追蹤單元的追蹤字線,追蹤字線用以在第一電源域中輸出追蹤單元致能信號;及連接至追蹤單元的追蹤位元線,追蹤位元線用以輸出觸發信號至輸入/輸出電路。
2、本揭示內容的一些實施例包含一種記憶體裝置,包含:記憶體陣列,包括配置成多個行及多個列的多個記憶體單元;字線解碼器電路,包括第一電源輸入端;輸入/輸出電路,連接至記憶體陣列且用以輸出儲存于記憶體陣列中的數據,輸入/輸出電路包括第二電源輸入端,第二電源輸入端用以接收低于第一電壓位準的第二電壓位準;追蹤單元;連接至追蹤單元的追蹤字線,追蹤字線用以輸出處于第一電壓位準的追蹤單元致能信號;連接至追蹤單元的追蹤位元線;及追蹤位元線控制電路,包括用以接收第一電壓位準的第三電源輸入端及用以輸出處于第一電壓位準的觸發信號的輸出端。
3、本揭示內容的一些實施例包含一種操作記憶體裝置的方法,包含:由字線解碼器電路輸出行地址信號至字線驅動器電路;基于行地址信號由字線驅動器電路在第一電源域中輸出字線致能信號至連接至記憶體單元的記憶體字線;將連接至追蹤單元的追蹤位元線預充電至第一電壓位準;在第一電源域中輸出追蹤單元致能信號至連接至追蹤單元的追蹤字線;由觸發電路在連接至追蹤單元的追蹤位元線上接收追蹤信號;基于追蹤信號由觸發電路在第一電源域中輸出觸發信號至輸入/輸出電路;由輸入/輸出電路基于追蹤信號自記憶體單元讀取數據;及由輸入/輸出電路在具有低于第一電壓位準的第二電壓位準的第二電源域中輸出數據。
1.一種記憶體裝置,其特征在于,包含:
2.如權利要求1所述的記憶體裝置,其特征在于,進一步包含在該第一電源域中操作的一追蹤位元線預充電電路,其中該追蹤位元線預充電電路用以回應于一預充電信號將該追蹤位元線選擇性地預充電至該第一電壓位準,且其中該追蹤位元線用以在該第一電源域中輸出該觸發信號。
3.如權利要求2所述的記憶體裝置,其特征在于,其中該追蹤位元線預充電電路包括一預充電晶體管,該預充電晶體管具有用以接收該第一電壓位準的一第一源極/漏極端、用以接收該預充電信號的一柵極端及一第二源極/漏極端,該第二源極/漏極端連接至該追蹤位元線以回應于該預充電信號選擇性地使該追蹤位元線預充電至該第一電壓位準。
4.如權利要求2所述的記憶體裝置,其特征在于,其中該追蹤位元線預充電電路包括:
5.如權利要求1所述的記憶體裝置,其特征在于,其中該字線解碼器電路包括:
6.如權利要求1所述的記憶體裝置,其特征在于,進一步包含一追蹤位元線控制電路,包括:
7.一種記憶體裝置,其特征在于,包含:
8.如權利要求7所述的記憶體裝置,其特征在于,其中該字線解碼器電路包括一反相器電路,具有用以接收該第一電壓位準的一電源輸入端,且其中該第一電源輸入端用以接收該第一電壓位準。
9.一種操作記憶體裝置的方法,其特征在于,包含:
10.如權利要求9所述的方法,其特征在于,進一步包含供應具有該第一電壓位準的一電源信號至該字線解碼器電路的一反相器的一電源輸入端,其中該字線解碼器電路在該第一電源域中輸出該行地址信號。