專利名稱：半導體裝置的制作方法
技術領域：
本發明是關于將具有模擬電路的驅動器芯片及具有數字電 路的邏輯芯片安裝于相同封裝內的多芯片封裝的半導體裝置。
背景技術：
將數字數據進行邏輯處理的數字電路為普通電壓驅動，且
由進行導通關斷(onoff)驅動的多個微細晶體管所構成。要將具 備用以驅動數字電路所需充分的電流驅動能力的電源電路內建 于數字電路用的芯片，有其困難之處。
因此，將數字電路集成化的邏輯芯片的情形，大多通過利 用不同于此的芯片所構成的雙極性晶體管的電源電路，來作成 邏輯芯片所需的電源進行供給。
例如在下述專利文獻l中，雖揭示有具有不同種電源的多個 芯片的半導體裝置，惟在各芯片各個分別的電源，從未圖示的 電源電路分別接受。
專利文獻l:日本特開2002畫57270號7>才艮；
專利文獻2:日本特開平7-23277號公報；
專利文獻3:日本特開平11-187308號公報。

發明內容
在此，邏輯電路根據較高頻率的時脈來進行各種邏輯動作。 因此，該動作基本上以將連接于電源線或接地線的晶體管進行 導通關斷，而作成信號線為H電平或L電平。因此，在邏輯電路 的電源線或接地線，即易于闖入開關噪聲。另一方面，在模擬 電路中，設有將霍爾感測器(Hall Sensor)及陀螺儀感測器(Gyro
3Sensor)等的檢測信號放大的運算放大器(operational amplifier), 而所述檢測信號為微小的信號，欲極力排除噪聲的影響。亦即， 若開關噪聲進入電源線或接地線，則會在運算放大器的輸出產 生所述影響，而使得在微小的檢測信號的放大信號中，包括噪 聲的放大信號。
本發明將具有模擬電路的驅動器芯片、及具有數字電路的 邏輯芯片安裝于相同封裝內的多芯片封裝的半導體裝置，所述 驅動器芯片包括用以作成所述邏輯芯片用的邏輯芯片電源的邏 輯芯片用電源電路、及用以將來自多個感測器的檢測信號予以 放大的多個運算放大器，所述驅動器芯片整體為四角形狀，且 將所述多個運算放大器、及所述邏輯芯片用電源電路配置于對 角位置。
此外，用以輸出所述邏輯芯片電源的邏輯芯片電源輸出端 子，以配置于所述邏輯芯片用電源電路附近為較佳。
此外，用以產生供給至所述邏輯芯片用電源的基準電壓的 帶隙(band gap)基準電壓產生電路以配置在所述多個運算放大 器、與所述邏輯芯片用電源之間為較佳。
依據本發明，在驅動器芯片的角落的附近配置感測器用的 運算放大器，且在其對角的角落配置邏輯芯片用電源電路。因 此，即使進入邏輯芯片的電源線的噪聲，傳遞至驅動器芯片內 部的線，亦可有效地防止對于感測器用的運算放大器造成影響。


圖l為顯示本發明的實施形態的多芯片封裝的概略電路構 成例的圖。
圖2為顯示多芯片封裝10的概要的說明圖。 圖3為顯示邏輯芯片用電源電路40的電路構成例的圖。圖4為顯示驅動器芯片20的配置概要的平面圖。
圖5為顯示多芯片封裝10的概要的說明圖。
圖6為顯示邏輯芯片用電源電路的概略構成的圖。
具體實施例方式
以下根據圖式說明本發明的實施形態。
圖4顯示本實施形態的多芯片封裝(MCP , Multi Chip Package)的半導體裝置的概略電路構成。此半導體裝置(多芯片 封裝)IO,將具有模擬電路的驅動器芯片20、及具有數字電路的 邏輯芯片3 0搭載于共通的基板而予以封裝。在本實施形態中， 此半導體裝置可執行在相機等所釆用的防振功能，即所謂用以 實現手晃動補正功能的處理。當然，本發明的MCP并不限定于 防振裝置用半導體裝置，惟在本實施形態中，以下以此防振裝 置用半導體裝置為例進行說明。
在攝影機(video camera)、 數字相機(digital still camera)等 的攝影機器中，要求要防止因為手晃動所代表的振動等而于被 攝體影像產生模糊不清，而使攝影影像難以觀看，因而設有防 振功能。此防振功能可通過檢測攝影機器相對于被攝體的振動， 且依據該振動，以馬達來偏移補正光學系統(透鏡)及CCD等攝 影元件的方法及補正攝影數據的方法等來實現。
利用陀螺儀感測器等的感測器的振動檢測、或通過從所檢 測出的振動所要求的補正信號執行馬達的驅動控制，由于具有 要處理^t擬信號的必要性，因此通過具有至少使用 一部分雙極 性晶體管的模擬電路的驅動器芯片20來執行。另一方面，為了 根據所檢測出的振動而求出補正信號，以將感測器的感測信號 經A/ D轉換(模擬數字轉換)后的數字信號進行邏輯運算為較 佳，而此種補正數據處理，通過具有數字電路的邏輯芯片30來實行。
在此，在圖5中顯示搭載有模擬電路的驅動器芯片20的概略 平面圖。在此驅動器芯片20中于其周邊部設有多個接墊(端 子)60。此外，在其內部設有運算》文大器群70、帶隙定電壓電路 420、輸出^:80、其他電^各90及邏輯芯片用電源電^各450。
接墊60利用于信號或電源電壓的輸入或輸出。運算放大器 群70由多個運算放大器所形成，用以將從接墊60所輸入的信號、 及在內部所產生的信號加以放大。例如，用以將連接于外部的 霍爾元件的檢測信號放大的多個霍爾放大器通過運算放大器群 70而形成。如后所述，帶隙定電壓電路420即4吏溫度或電源電壓 Vcc變化，亦產生不變化的基準電壓。輸出段80包括產生用以 驅動光學系的音圏(voice coil)的驅動電流的放大器等。在其他 電路90中，包括用以進行電源電壓Vcc的降低時的處理的Vcc低 電壓截斷電路、及在加熱時用以進行保護動作的過熱保護電路 等。此外，邏輯芯片用電源電路450將來自帶隙定電壓電路420 的基準電壓進行緩沖，而作為具有充分的電流能力的電源供給 至邏輯芯片30。圖中上方的鄰接于邏輯芯片用電源電路450的接 墊，成為邏輯電源的輸出節點Nw。gic。
再者，在本實施形態中，邏輯芯片用電源電路450配置于驅 動器芯片20圖的右上，而運算放大器群70配置于驅動器芯片20 圖的下方。尤其是用以放大微小檢測信號的霍爾放大器等，盡 可能配置在驅動器芯片20圖的左下的位置。如此，通過將邏輯 芯片用電源電路450、及用以放大感測器的^r測信號的放大器配 置在驅動器芯片20的對角位置，兩者的距離即變遠。來自邏輯 芯片用電源電路450的邏輯電源，供給至邏輯芯片30作為其電 源，因此依據邏輯電路的H電平、L電平的切換開關動作，容易 混入根據其動作頻率的高頻的噪聲，且亦容易混入噪聲于該邏輯芯片用電源電路450的電源、接地。
在本實施形態中，將邏輯芯片用電源電^各450及感測器檢測 信號的放大器，配置在驅動器芯片20上最遠離位置。因此，即 使噪聲混入于電源、接地，亦可抑制噪聲對于感測器感測信號 的放大造成影響。
此外，由于將帶隙定電壓電路420配置于運算放大器群 70(感測器檢測信號的放大器等)與邏輯芯片用電源電路450之 間，因此可有效率地進行基準電壓供給至邏輯芯片用電源電路 450及基準電壓供給至運算放大器群70。
在圖1中顯示驅動器芯片2 0 、與邏輯芯片3 0的構成例。在此， 此圖1為顯示電路的內容者，各要素以易于進行電路的說明的方 式配置。
在圖1中，外接于MCP10的陀螺儀感測器510用以檢測振 動，且將所檢測出的信號予以放大。所放大的信號作為振動檢 測信號而供給至邏輯芯片30，且使用于補正量的運算。
在驅動器芯片20的補正用的模擬電路220中，供給有在邏輯 芯片30中所求出的對應振動的補正信號。在此，在圖1的例中， 在振動補正中使用外接于MCP10的音圈馬達(VCM)520等，且通 過以取消攝像裝置相對于因為振動所造成的被攝體的偏移的方 式調整透鏡位置來補正。VCM520(520p、 520y)設于俯仰(pitch) 方向、偏擺(yaw)方向，可使透鏡位置分別位移至俯仰方向、偏 擺方向。補正用的才莫擬電^各220具有用以將VCM520的線圏進行 BTL(Bridged Transless)驅動的電路，具體而言，在將補正信號 位移至所希望的電平之后，以BTL放大器進行放大，且供給至 VCM線圈，而驅動VCM520。
透鏡位置驅動外接于MCP10的霍爾元件530來檢測，而驅 動器芯片20的霍爾元件用模擬電路230具有用以施加偏壓電壓于霍爾元件530的霍爾偏壓電^各232、及用以將乂人霍爾元件530 所獲得的信號放大而作成位置檢測信號的霍爾放大器234。另 外，此位置檢測信號供給至邏輯芯片30，且使用在通過上述 VCM520所進行的驅動透鏡的反々貴。
邏輯芯片3 0具備將從陀螺儀感測器510所獲得的振動檢測 信號、及從霍爾放大器234所獲得的位置檢測信號等模擬信號轉 換為數字信號的模擬數字轉換電路(ADC)310。此外，具有由振 動檢測信號求出振動量的振動運算部320、由位置檢測信號與振 動量求出補正用的位置控制信號的位置運算部330、及用以控制 振動運算部320、位置運算部330的動作等的處理部(CPU)340。 再者，具備將所獲得的位置控制信號轉換為模擬信號而供給至 驅動器芯片20的數字模擬轉換電路(DAC)350。此外用以存儲運 算時所需的數據等的ROM或SRAM等的存儲器部360 、外部輸出 入端子電路(I/O芯片)370等亦集成于芯片內。
在此，在邏輯芯片30中，1/O晶元(cell)370接受從外部的裝 置電源電^各所供給的3.3V電源的供纟合而動作。然而，內部邏輯 電路(振動運算部320、位置運算部330、 CUP340等)，在本實施 形態中采用接受1.2 V電源的供給而動作的低電壓型電路。
在邏輯芯片30中，因使用CMOS晶體管等數字電路，故為 了從由此外部電源所供給的3.3V電源獲得1.2V電源，除了需要 面積較大的降壓電路之外，并且無法僅通過C M 0 S晶體管來作 成具有充分電流供給能力的電源。在本實施形態中，不需使用 專用的電源電路芯片，而是將在邏輯芯片30所使用的電源(1.2V 電源)，作成在與此邏輯芯片3 0 —同封裝的上述驅動器芯片2 0 內。
如上所述，驅動器芯片20使用具備雙極性晶體管等振動補 正用、及霍爾元件用的模擬電路220、 230等。因此，于所述模擬電路形成時，在相同半導體基板上，可集成利用帶隙定電壓 電路等的穩定的電源電路。
此外，如圖2所示，驅動器芯片20與邏輯芯片30，通過樹脂 等塑模(mold)材料50封裝在基板100中，該基板1 OO在1個封裝內 共通的封裝。另外，在圖2之例中，此2個芯片在安裝于基板100, 邏輯芯片30之上重疊驅動器芯片20，且覆蓋所述整體而配置塑 模材料50。芯片并不限定于重疊的方式，亦可在水平方向并排 配置。此外，基板100可采用芯基板，惟為了進行更高密度、薄 型安裝，可采用在配線圖案薄膜之上直接搭載芯片的封裝方法。 再者，要封裝的芯片并不限定于2個，亦可視需要一并安裝其他 芯片。如此，在MCP10中，即使是不同的芯片，由于被封裝為 l個，因此可使端子間距離非常短，且可用較少的電力損耗，而 從驅動器芯片20供給1.2V電源至邏輯芯片30。另外，驅動器芯 片20采用具備雙極性晶體管及MOS晶體管雙方的bi-CMOS型芯 片。
再者，在本實施形態中，在此驅動器芯片20之中，設有在 驅動器芯片20未使用的邏輯芯片用的電源電路40。此電源電路 40由根據從未圖示的電源裝置所供給的VCC(2.7V至5.5V)而產 生基準電壓的帶隙定電壓電路420、及將基準電壓進行緩沖的邏 輯芯片用電源電路450所構成，用以從此邏輯芯片用電源電路 450供給與邏輯芯片30所需的VCC不同的電壓(在此為1.2V)的 電源。
圖3顯示形成于驅動器芯片20內的1.2V電源電路(邏輯芯片 用電源電路)40的概略電路構成的 一例。
在驅動器芯片20中從外部裝置電源電路供給有VCC(與要 求對應的2.7V至5.5V左右)作為該驅動器芯片20的動作電源。圖 3的邏輯芯片用電源電路40若大致分類，具備帶隙定電壓電路420與邏輯芯片用電源電路450。帶隙定電壓電路420具有NPN 晶體管Qll、 Ql2、 Q13、電阻R2、 R3、 R4。
晶體管Qll的基極(base)與集極(collector)相連接，而且，此 Qll的集極經由電阻R2而連接于節點Nref。此外，Qll的射極 (emitter)連接于GND。在Q11的基極連接有具有Ql 1的整數倍的 射極面積的晶體管Q12的基才及，而此Q12的射才及經由電阻R4而 連接于GND, Q12的集極經由電阻R3而連接于節點Nref 。
在Q12的集極與電阻R3的連接點，連接有晶體管Q13的基 極，而此Q13的射極連接于GND,集極連接于節點Nref。
另外，在帶隙定電壓電路420與電源Vcc之間_沒有定電流源 410,用以將定電流供給至帶隙定電壓電^各420。另外，在定電 流源410與GND之間，設有用以調整定電流源410的電流量的 NPN晶體管Q3的集極、射極與電阻R1。
在此，Q12的射極面積Ae2設定為Qll的射才及面積Ael的整 數倍N，且兩晶體管的基極成為共通連接。因此，Qll的基極射 極間電壓Vbel、與Q12的基才及射極間電壓Vbe2的電壓差AVbe 與在電阻R4所產生的電壓相等，而可由下述/>式(l)所示。
△ Vbe = Vbel _ Vbe2
=(kT / q)xln[(Iel / Ael) / (Ie2 / Ae2)] =(kT / q)xln[(Iel / Ie2)N] (1)
在此，在7>式(1)中，k為波爾茲曼常數(Boltzmann constant)、 T為絕對溫度、q為電子的電荷量、Iel為Qll的射極電流、Ie2 為Q12的射極電流。
Q12的射才及電流Ie2由下述7>式(2)所示
Ie2 = AVbe / R4 (2)
在公式(2)中，R4為電阻R4的電阻值。
此外，
10所示，
VR3 = Ic2xR3 + Ib3xR3 (3)
在公式(3)中，Ic2為Q12的集極電流、Ib3為Q13的基極電流。
若設所使用的晶體管的電流放大率HFE充分大，而可忽視基極電
、、士 m，l L :4"、 ,\ A' 上十》 *\ -V //i 、 4_ 二
//1U a , _J_《仏"、) -J OV I、《仏"、)個I "、。
VR3 - Ie2xR3 = R3 / R4xAVbe (4)
因此，節點Nref的電壓Vref成為以下述爿> 式(5)所決定的電壓。
Vref = Vbe3 + (R3 / R4)xAVbe
=Vbe3 + (R3 / R4)x(kT / q)xln[(Iel / Ie2)N] (5) 在此，若將電阻R2及電阻R3的電阻值設為相等，則Q11及 Q12的集極電流即相等，而且，若設兩晶體管的電流放大率HFE 充分大，而可忽視各基極電流者，則Q11及Q12的射極電流相等， (5)式以下述公式(6)來表示。
Vref = Vbe3 + (R3 / R4)x(kT / q)xln[N] (6) 如以上所述，在帶隙定電壓電3各420中于節點Nref作成電壓 Vref。在此節點Nref與GND之間依序連接有電阻R5、 R6作為分 壓電阻，通過對電阻R5及R6的電阻值的設定，而4吏電阻R5與電 阻R6的連接點，成為在本實施形態中作為目的的1.2V的邏輯芯 片用電源電壓的方式設定。
位于電阻R5與R6的連接點的輸出節點Nout連接于邏輯芯 片用電源電路450，在此邏輯芯片用電源電^各450調整電流量。
邏輯芯片用電源電路450,如圖3所示具備差動部454作為一 例。差動部454具備NPN晶體管Q20，其基極經由電阻R7而連接 在輸出節點Nout，及NPN晶體管Q21,其基極經由電阻R8而連 接在電源輸出節點N物gie。此晶體管Q20、 Q21的射極連接于定 電流源452，且晶體管Q20的集極連接于在與Vcc之間所設的第1
ii電流鏡電路(以下稱第1鏡電路)456的PNP晶體管Q22,用以接受 電流供給。此外，晶體管Q21的集極亦連接于在與Vcc之間所設 的第2電流鏡電路(以下稱第2鏡電路)460的PNP晶體管Q26的基 極、集極，用以接受電流供給。
上述電流鏡電路456的輸出側的PNP晶體管Q23的集極連接 于在與GND之間所設的第3電流鏡電路(以下稱第3鏡電路)458 的npn晶體管Q24的基極、集極。在Q23中，于差動部M4的Q20 流通有與第l鏡電^各456的Q22所流通的電流相等的電流，且此 電流供給至第3鏡電路458的Q24。第3鏡電流458的輸出側NPN 晶體管Q25連接于第2鏡電路的PNP晶體管Q27的集極與PMOS 晶體管Ml的柵極的連接節點Ng,而Q25朝向GND流通與Q24的 電流相等的電流。
另 一方面，第2鏡電路460的輸出側的PNP晶體管Q27從Vcc 朝向連接節點Ng流通與基極共通連接的Q26所流通的電流(供 給至差動部454的Q21的電流)相等的電流。柵極連接于此連接 節點Ng的上述Ml其源一及或漏^l的一方連4妻于Vcc,且另 一方連
接于電源輸出節點Nw。gic。此外，在此電源輸出節點Nv!。gic與
GND之間連接有電阻R9 。
連接節點Ng的電壓通過從該第2鏡電路460所供給的電流、 及第3鏡電路458所牽引的電流而調整。PMOS晶體管Ml依據連 接節點Ng的電壓而動作，而流通于此PM0S晶體管M1的電流流 通于電阻R9，而決定電源輸出節點Nv!。gic的電壓，惟此電源輸 出節點N^。gic經由電阻R8而負反饋于差動部454的晶體管Q21的 基極。因此，只要電阻R8、電阻R7為相同電阻值，則電源輸出 節點N^。gic的電壓，即以與來自帶隙定電壓電路420的輸出節點 Nout的電壓 一致的方式使邏輯芯片用電源電路450動作。
此電源輸出節點Nvl。gic^0當于驅動器芯片20的邏輯電源輸出端子(Tv。ut),且所作成的邏輯電源，如圖1及圖2所示供給至
vin'
另外，通過將電阻R7與R8設為相同電阻值，邏輯芯片用電 源電路450的》文大率即成為1。此外，電阻R7、 R8亦可省略而4吏 之短路。此時的電i 各顯示于圖6。如此，通過將電阻R9的上側 的輸出(節點N^。gic)的電壓負反饋至運算放大器，而使輸入電 壓、輸出電壓一致而從輸出晶體管M1供給充分的輸出至端子 (節點Nvi。gic)。
在上述的節點Nref中，連接有Vcd氐電壓截斷電路430，用 以防止在Vcc啟動時、及由于電池等的》文電而導致Vcc降低等， 于Vcc電壓比預定電壓降低的情形下，輸出電壓Tv。ut降低，因此 使晶體管M1關斷。此外，在節點Nref亦連接有過熱保護電路 440，用以在帶隙定電壓電^各420過熱時，停止成為發熱源的晶 體管Ml的動作而^f呆護電源電路。在圖3之例中，Vcc低電壓截斷 電路4 3 0 、過熱保護電路440通過未圖示的電流控制配線路徑來 控制晶體管Ml的棚1及(Ng)電位，借此而4吏M1的動作停止，而 可謀求電源電路及接受此電源的電路的保護與輸出電壓的穩定 化。此外，在驅動器芯片20內具備使用驅動器芯片用的帶隙定 電壓電路的電源電路時，即使是此驅動器芯片用的電源電路， 亦可利用相同
440來進行所述電源電^各的保護。 附圖中符號的簡單說明如下 10:多芯片封裝(MCP)半導體裝置 20:驅動器芯片 30:邏輯芯片 40:電源電^各 50:塑模材料60:接墊
70:運算放大器群
80:輸出段
90:其他電路
100:基板
220.補正用模擬電路
310AD轉換電路
320振動運算部(陀螺儀均衡器)
330位置運算部(霍爾均衡器)
350.DA轉換電路
450:邏輯芯片用電源電路
510:陀螺儀感測器。
權利要求
1. 一種半導體裝置，將具有模擬電路的驅動器芯片、及具有數字電路的邏輯芯片安裝于相同封裝內的多芯片封裝的所述半導體裝置，其特征在于，所述驅動器芯片包括用以作成所述邏輯芯片用的邏輯芯片電源的邏輯芯片用電源電路、及用以將來自多個感測器的檢測信號予以放大的多個運算放大器，所述驅動器芯片整體為四角形狀，且將所述多個運算放大器、及所述邏輯芯片用電源電路配置于對角位置。
2. 根據權利要求l所述的半導體裝置，其特征在于，用以 輸出所述邏輯芯片電源的邏輯芯片電源輸出端子，配置于所述 邏輯芯片用電源電路附近。
3. 根據權利要求1或2所述的半導體裝置，其特征在于，用 以產生供給至所述邏輯芯片用電源的基準電壓的帶隙基準電壓 產生電路，配置在所述多個運算放大器與所述邏輯芯片用電源 之間。
全文摘要
本發明提供一種半導體裝置。在多芯片封裝的半導體裝置中，將具有模擬電路的驅動器芯片、與具有數字電路的邏輯芯片安裝于相同封裝內。驅動器芯片包括作成邏輯芯片用的邏輯芯片電源的邏輯芯片用電源電路、及將來自多個感測器的檢測信號放大的運算放大器群。驅動器芯片整體為四角形狀，并將所述多個運算放大器、與所述邏輯芯片用電源電路配置于對角位置。本發明所述的半導體裝置，可有效地防止對于感測器用的運算放大器造成影響。
文檔編號H01L25/00GK101471336SQ20081018911
公開日2009年7月1日 申請日期2008年12月25日 優先權日2007年12月25日
發明者橫尾聰 申請人:三洋電機株式會社;三洋半導體株式會社