本揭示實施例關于一種半導體裝置的制造方法，且特別是關于導電層位于源極/漏極區上的半導體的制造方法。

背景技術：

隨著半導體產業引進了具有更高效能及更強大功能性的新一代集成電路(ic)，目前已經采用了多層金屬布線結構設置于下層電子裝置例如晶體管的上方。為了滿足更高速以及良好可靠性的需求，已經開發了形成金屬線的先進的方法及其結構。

技術實現要素：

根據本揭示實施例的一態樣，一種制造半導體裝置的方法，該方法包含：先形成一第一柵極結構及一第二柵極結構于一基板上，其中該第一柵極結構包含一第一柵電極，一第一覆蓋絕緣層設置于該第一柵電極上，以及一第一側壁間隔物設置于該第一柵電極以及該第一覆蓋絕緣層的側表面上，該第二柵極結構包含一第二柵電極，一第二覆蓋絕緣層設置于該第二柵電極上，以及一第二側壁間隔物設置于該第二柵電極以及該第二覆蓋絕緣層的側表面上；接著，形成一第一源極/漏極區于該第一柵極結構以及該第二柵極結構之間的一區域內；形成一第一絕緣層于該第一源極/漏極區上以及該第一柵極結構及該第二柵極結構之間；形成該第一絕緣層后，使該第一及第二覆蓋絕緣層凹陷，以及使該第一及第二側壁間隔物凹陷，從而形成一第一隔間于該凹陷的第一覆蓋絕緣層及該凹陷的第一側壁間隔物上，以及一第二隔間于該凹陷的第二覆蓋絕緣層及該凹陷的第二側壁間隔物上；最后形成一第一保護層于該第一隔間中，及一第二保護層于該第二隔間中，其中該第一及第二保護層包含從以過渡金屬氮化物為基底的材料及非晶硅的組成中選擇至少一種。

附圖說明

當結合隨附附圖進行閱讀時，本揭示的詳細描述將能被充分地理解。應注意，根據業界標準實務，各特征并非按比例繪制且僅用于圖示目的。事實上，出于論述清晰的目的，可任意增加或減小各特征的尺寸。

圖1a繪示了根據本揭示一實施例于各階段的制造半導體裝置的平面示意圖(俯視圖)；

圖1b繪示了圖1a的沿x1-x1線的剖面示意圖；

圖1c繪示了柵極結構放大圖；

圖1d繪示了根據本揭示一實施例于各階段的制造半導體裝置的透視示意圖；

圖2至圖8繪示了對應圖1a的沿x1-x1線的于各階段制造半導體裝置的剖面示意圖；

圖9至圖10繪示了根據本揭示另一實施例的剖面示意圖；

圖11至圖12繪示了根據本揭示另一實施例的剖面示意圖。

具體實施方式

應理解，以下揭示內容提供許多不同實施例或實例，以便實施本揭示的不同特征。下文描述組件及排列的特定實施例或實例以簡化本揭示。當然，此等實例僅為示例性且并不欲為限制性。舉例而言，元件的尺寸并不受限于所揭示的范圍或值，但可取決于制程條件及/或裝置的所欲特性。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接觸形成第一特征及第二特征的實施例，且亦可包括可在第一特征與第二特征之間插入形成額外特征以使得第一特征及第二特征可不處于直接接觸的實施例。為了簡明性及清晰性，可以不同尺度任意繪制各特征。

另外，為了便于描述，本文可使用空間相對性術語(諸如“之下”、“下方”、“下部”、“上方”、“上部”及類似者)來描述諸圖中所圖示的一元件或特征與另一元件(或多個元件)或特征(或多個特征)的關系。除了諸圖所描繪的定向外，空間相對性術語意欲包含使用或操作中裝置的不同定向。設備可經其他方式定向(旋轉90度或處于其他定向上)且因此可同樣解讀本文所使用的空間相對性描述詞。另外，術語“由……制成”可意謂“包含”或“由……組成”中任一者。

圖1a及圖1b顯示了根據本揭示的一實施例，其于半導體裝置的制造程序中的一階段示意圖。圖1a繪示一平面(上視)圖，而圖1b繪示圖1a中沿線x1-x1的剖面圖。

圖1a及圖1b顯示了在形成金屬柵極結構后的半導體裝置結構。在圖1a及圖1b中，金屬柵極結構10形成于通道層5之上，例如為鰭結構的一部分，并且于金屬柵極結構10上形成一覆蓋絕緣層20。在一些實施例中，金屬柵極結構10的厚度范圍介于15納米至50納米。在一些實施例中，覆蓋絕緣層20的厚度范圍介于10納米至30納米，且在其他實施例中，其厚度范圍介于15納米至20納米。側壁間隔層30設置在金屬柵極結構10與覆蓋絕緣層20的側壁上。在一些實施例中，位于底部的側壁間隔層30的薄膜厚度范圍介于3納米至15納米，且在其他實施例中，其厚度范圍介于4納米至10納米。金屬柵極結構10、覆蓋絕緣層20以及側壁間隔層30的組合可以統稱為柵極結構。此外，在鄰近柵極結構形成源極/漏極區50，并且于柵極結構之間的間隙填充第一層間介電層(interlayerdielectric，ild)40。

圖1c是柵極結構的放大圖。金屬柵極結構10包含一層或多層16的金屬材料，例如al，cu，w，ti，ta，tin，tial，tialc，tialn，tan，nisi，cosi或其他導電材料。設置在通道層5與金屬柵極之間的柵極介電層12包含一層或多層金屬氧化物，例如高k金屬氧化物。用于高k介電質的金屬氧化物示例性的包含li，be，mg，ca，sr，sc，y，zr，hf，al，la，ce，pr，nd，sm，eu，gd，tb，dy，ho，er，tm，yb，lu，以及/或其混和的氧化物。

在一些實施例中，一個或多個功函數調整層14介于柵極介電層12以及金屬材料16之間。功函數調整層14由導電材料制成，例如單層的tin，tan，taalc，tic，tac，co，al，tial，hfti，tisi，tasi或tialc，或者上述材料中的兩種或更多種的多層。對于n型通道場效晶體管(n-channelfet)，使用tan，taalc，tin，tic，co，tial，hfti，tisi和tasi中的一種或多種作為功函數調整層，對于p型通道場效晶體管(p-channelfet)，使用tialc，al，tial，tan，taalc，tin，tic和co中的一種或多種作為功函數調整層。

覆蓋絕緣層20包含一個或多個絕緣材料層，例如包含以氮化硅為基礎的sin，sicn和siocn材料。側壁間隔層30與覆蓋絕緣層20是由不同的材料制成，且側壁間隔層包含一個或多層材料層，例如包含以氮化硅為基礎的sin，sion，sicn和siocn材料。第一ild層40包含一層或多層的絕緣材料，例如以氧化硅為基礎的材料，例如氧化硅(sio2)以及sion。

側壁間隔層30、覆蓋絕緣層20以及第一ild層40彼此的材料皆不相同，使得這些層可以選擇性地被蝕刻。在一些實施例中，側壁間隔層30是由siocn，sicn或sion所制成，覆蓋絕緣層20是由sin所制成，以及第一ild層40是由所sio2制成。

在一些實施例中，是采用柵極置換流程制造鰭式場效晶體管(finfieldeffecttransistors，finfets)。

圖1d顯示了finfet結構的示例性透視圖。

首先，在一基板300上制造一鰭片結構310。鰭片結構310包含一底部區域與一頂部區域當作通道區315。舉例來說，基板是一具有雜質濃度范圍介于1×10¹⁵cm^-3至1×10¹⁸cm^-3的p型硅基板。在其他實施例中，基板是一具有雜質濃度范圍介于1×10¹⁵cm^-3至1×10¹⁸cm^-3的n型硅基板。又或者，基板可以包含其他元素的半導體，例如鍺；半導體化合物包含第iv-iv族的半導體化合物例如sic及sige，第iii-v族的半導體化合物例如gaas，gap，gan，inp，inas，insb，gaasp，algan，alinas，algaas，gainas，gainp，以及/或gainasp；或其組合。在一實施例中，基板是絕緣層覆硅(silicon-on-insulator，soi)基板的硅層。

在形成鰭片結構310后，在鰭片結構310上形成隔離絕緣層320。隔離絕緣層320包含通過低壓化學氣相沉積(lowpressurechemicalvapordeposition，lpcvd)，等離子-cvd或可流動cvd而形成一層或多層的絕緣材料，例如氧化硅，氮氧化硅或氮化硅。隔離絕緣層可以由一層或多層旋涂玻璃(spin-on-glass，sog)，sio，sion，siocn，和/或氟摻雜硅酸鹽玻璃(fluorine-dopedsilicateglass，fsg)而形成。

在鰭片結構上形成隔離絕緣層320之后，執行平坦化操作以移除隔離絕緣層320的一部分。平坦化操作可以包含化學機械拋光(chemicalmechanicalpolishing，cmp)和/或回蝕刻(etch-back)制程。接著，進一步去除(凹陷)隔離絕緣層320，使得鰭片結構的上部區域得以露出。

在暴露的鰭片結構上方形成假性柵極結構。假性柵極結構包含由多晶硅制成的假性柵電極層以及假性柵極介電層。在假性柵電極層的側壁上形成包含一層或多層絕緣材料的側壁間隔層350。在形成假性柵極結構之后，尚未被假性柵極結構覆蓋的鰭片結構310凹陷在隔離絕緣層320上表面的下方。然后，通過使用外延生長法(epitaxialgrowthmethod)將源極/漏極區形成于凹陷的鰭片結構上。源極/漏極區可以包含應變材料以向通道區315施加應力。

接著，在假性柵極結構和源極/漏極區的上方形成層間介電層(ild)370。經過平坦化操作之后，去除假性柵極結構以便形成柵極間隔。然后，在柵極間隔中，形成包含金屬柵電極和柵極介電層，例如高k介電層的金屬柵極結構330。此外，覆蓋絕緣層340形成于金屬柵極結構330的上方，以獲得如圖1d所示的鰭式場效晶體管結構。在圖1d中，金屬柵極結構330，覆蓋絕緣層340，側壁330以極ild370的一部分被切割以顯示下層的結構。

圖1d中的金屬柵極結構330，覆蓋絕緣層340，側壁330，源極/漏極360以極ild370實質上分別對應至圖1a和圖1b中的金屬柵極結構10，覆蓋絕緣層20，側壁間隔層30，源極/漏極區50以及第一層間介電層(ild)40。

圖2至圖10顯示出對應于圖1a沿x1-x1線的示例性剖面圖。圖1a繪示了根據本揭示的一實施例于各階段依序制造半導體裝置的示意圖。應當理解的是，可以提供額外的操作于圖2至圖10之前，之間或之后，且部分如下描述的操作可以被該方法所附加的實施例進行置換或刪除。操作/制程的順序是可以相互交換。

參照圖2，通過使用干式和/或濕式蝕刻制程使覆蓋絕緣層20凹陷。由于構成覆蓋絕緣層20所使用的材料與側壁間隔層30及第一ild層40不同，使得實質上可以選擇性蝕刻覆蓋絕緣層20。在一些實施例中，從第一ild層40上表面量測的凹陷間隔25的深度d1在3納米至10納米的范圍內，并且在其他實施例中深度d1在4納米至8納米的范圍內。

參照圖3，通過使用干式和/或濕式蝕刻制程使側壁間隔層30凹陷。由于構成側壁間隔層30所使用的材料與覆蓋絕緣層20及第一ild層40不同，使得實質上可以選擇性蝕刻側壁間隔層30。在一些實施例中，從第一ild層40上表面量測的深度d2在3納米至10納米的范圍內，并且在其他實施例中深度d2在4納米至8納米的范圍內。

深度d1實質上與深度d2相同，并且如果不同，則差值在1納米以內。應當注意的是，覆蓋絕緣層20可以在側壁間隔層30凹陷之后凹陷。

接著，如圖4所示，保護層70形成于凹陷間隔35內。一層或多層的平坦層形成于如圖3的結構上，并且執行平坦化操作，例如回蝕刻(etch-back)制程和/或化學機械拋光(cmp)制程。在平坦化操作之后，保護層70的厚度在一些實施例中從3納米至10納米的范圍內，并且在其他實施例中從4納米至8納米的范圍內。

保護層70是由相較于氧化硅基底材料具有高蝕刻電阻率的材料制成。在一些實施例中，使用過渡金屬氮化物基底材料，非晶硅或多晶硅作為保護層70。作為過渡金屬氮化物基底材料是使用alon，aln，tin或tan。此外，也可以使用鋁，鉭，鈦，鋯和鉿的氧化物作為保護層70。

參照圖5，在形成保護層70之后，通過合適的蝕刻制程去除第一ild層40。

接著，參照圖6，形成第二ild80于圖5的結構上。第二ild80包含一個或多個絕緣材料層，其包含氧化硅基底材料，例如氧化硅(sio2)和sion或低k介電材料。

在形成第二ild層80之后，通過使用微影制程及蝕刻制程形成接觸孔85，以暴露至少一個源極/漏極區50。如圖7所示，在蝕刻接觸孔期間，保護層70的一部分和側壁間隔層30的一部分也被蝕刻。然而，在蝕刻(氧化蝕刻)接觸孔期間由于保護層70相較于側壁間隔層具有較高的蝕刻電阻率，所以可以使側壁間隔層30被蝕刻掉一部分的量最小化。此外，由于保護層70，覆蓋絕緣層20在蝕刻接觸孔期間不會被蝕刻，因此，覆蓋絕緣層20的上端實質上保持直角。由于覆蓋絕緣層20部會被蝕刻，因此可以避免金屬柵極20與源極/漏極接觸95(參照第9及10圖)之間發生短路。

形成接觸孔85之后，形成導電材料90于圖5的結構上。如圖8所示，在圖7的結構上形成一或多層的導電材料90，例如鎢，鈦，鈷，鉭，銅，鋁或鎳，或上述的硅化物，或其他合適的材料。繼續執行如cmp制程的平坦化操作，以獲得如圖7的結構。兩個柵極結構之間由導電材料填充，從而形成與源極/漏極區50接觸的源極/漏極接觸95。

在此實施例中，保護層70不被移除并保留如圖9所示。在這種情形下，在cmp制程中保護層70具有拋光停止層的功能，并且由諸如alon或aln的絕緣材料制成。

這些源極/漏極接觸95接觸源極/漏極區50。應注意的是，覆蓋絕緣層20的上表面，第二ild層80的上表面(頂部)和源極/漏極接觸95實質上彼此齊平，亦即在同一平面上。

形成源極/漏極接觸95之后，在圖9的結構上形成蝕刻停止層(etching-stoplayer，esl)105和第三ild層100。接著，執行圖案化操作以形成通孔。通孔用一種或多種導電材料填充以形成通孔塞110、115，并且分別在通孔塞110、115上形成如圖10所示的第一金屬線120和第二金屬線120。第一和第二金屬線及通孔塞可以通過雙鑲嵌法形成。在一些實施例中，不形成esl105。

可以理解的是，如圖10所示的裝置更進一步經歷cmos制程以形成各種特征，例如互連金屬層，介電層，鈍化層等。

圖11及圖12繪示出根據本揭示的另一實施例的示例性剖面圖。

在上述的實施例中，保護層70保留在金屬柵極上方。在此實施例中，去除保護層70。

在形成如圖8所示的導電材料90后，參照圖11，執行平坦化操作以去除導電材料90和保護層70的上部。在這種情形下，覆蓋絕緣層20可以在cmp制程中當作拋光停止層。

接著，類似于圖10，在形成源極/漏極接觸95之后，形成cesl105和第三ild層100，并執行圖案化制程以形成通孔。通孔用一種或多種導電材料填充以形成通孔塞110、115，并且分別在通孔塞110及115上形成如圖12所示的第一金屬線120和第二金屬線125。

可以理解的是，如圖10所示的裝置更進一步經歷cmos制程以形成各種特征，例如互連金屬層，介電層，鈍化層等。

本文所描述的各實施例或實例提供優于現有技術的若干優勢。舉例而言，在本揭示實施例中，由于在金屬柵極，側壁間隔層和覆蓋絕緣層上形成保護層70，因此可避免在接觸孔蝕刻期間使得覆蓋絕緣層被蝕刻，從而防止金屬柵極和源極/漏極接觸。

應將理解，并非所有優勢皆需要在本文中論述，并非所有實施例或實例皆必須有特定優勢，而其他實施例或實例可提供不同優勢。

根據本揭示的一態樣，制造半導體裝置的方法包括：形成一第一柵極結構及一第二柵極結構于一基板上，其中該第一柵極結構包含一第一柵電極，一第一覆蓋絕緣層設置于該第一柵電極上，以及一第一側壁間隔物設置于該第一柵電極以及該第一覆蓋絕緣層的側表面上，該第二柵極結構包含一第二柵電極，一第二覆蓋絕緣層設置于該第二柵電極上，以及一第二側壁間隔物設置于該第二柵電極以及該第二覆蓋絕緣層的側表面上；形成一第一源極/漏極區于該第一柵極結構以及該第二柵極結構之間的一區域內；形成一第一絕緣層于該第一源極/漏極區上以及該第一柵極結構及該第二柵極結構之間；形成該第一絕緣層后，使該第一及第二覆蓋絕緣層凹陷，以及使該第一及第二側壁間隔物凹陷，從而形成一第一隔間于該凹陷的第一覆蓋絕緣層及該凹陷的第一側壁間隔物上，以及一第二隔間于該凹陷的第二覆蓋絕緣層及該凹陷的第二側壁間隔物上；形成一第一保護層于該第一隔間中，及一第二保護層于該第二隔間中，其中該第一及第二保護層包含從以過渡金屬氮化物為基底的材料及非晶硅的組成中選擇至少一種。

在一些實施例中，以過渡金屬氮化物為基底的材料為alon或aln。

在一些實施例中，非晶硅為摻雜硼的非晶硅。

在一些實施例中，第一和第二側壁間隔物的材料，第一和第二覆蓋絕緣層的材料以及第一絕緣層的材料皆不同。

在一些實施例中，第一側壁間隔物和第二側壁間隔物由siocn制成；第一覆蓋絕緣層和第二覆蓋絕緣層由sin制成；以及第一絕緣層由sio2制成。

在一些實施例中，于凹陷第一和第二側壁間隔物前執行凹陷第一和第二覆蓋絕緣層。

在一些實施例中，于形成第一絕緣層之后及凹陷第和第二覆蓋絕緣層之前執行第一和第二側壁間隔物的凹陷步驟。

在一些實施例中，于形成第一和第二保護層之后，進一步還包含：在具有第一和第二保護層的第一和第二柵極結構上方形成第二絕緣層；去除第二絕緣層的一部分和源極/漏極區上方的第一絕緣層的一部分，從而形成接觸孔；以及使用導電料填充接觸孔，從而形成與源極/漏極區接觸的接觸插栓。

在另一實施例中，當形成接觸孔時，蝕刻第一保護層和第二保護層的一部分，但不蝕刻第一覆蓋絕緣層和第二覆蓋絕緣層。

在一些實施例中，在形成第一和第二保護層之后還包含：去除第一絕緣層；形成第二絕緣層以覆蓋具有第一和第二保護層的第一和第二柵極結構；去除源極/漏極區上方的第二絕緣層的一部分，從而形成接觸孔；以及使用導電材料填充接觸孔，從而形成與源極/漏極區接觸的接觸插栓。

根據本揭示的另一態樣，制造半導體裝置的方法包括：形成第一柵極結構和第二柵極結構于基板上，第一柵極結構還包含第一柵電極，設置于第一柵電極上的第一覆蓋絕緣層以及設置于第一柵電極和第一覆蓋絕緣層的兩側面上的第一側壁間隔層，第二柵極結構包含第二柵電極，設置于第二柵電極上的第二覆蓋絕緣層以及設置于第二柵電極和第二覆蓋絕緣層的兩側面上的第二側壁間隔層；于第一柵極結構與第二柵極結構之間的區域中形成第一源極/漏極區；在第一源極/漏極區上方及第一柵極結構和第二柵極結構之間形成第一絕緣層；于形成第一絕緣層之后，凹陷第一和第二覆蓋絕緣層；凹陷第一和第二側壁間隔層，從而在凹陷的第一覆蓋絕緣層和凹陷的第一側壁間隔層上方形成第一隔間，以及在凹陷的第二覆蓋絕緣層和第二側壁間隔層上方形成第二隔間；在第一隔間中形成第一保護層，在第二隔間中形成第二保護層；在具有第一和第二保護層的第一和第二柵極結構上方形成第二絕緣層；在源極/漏極區上形成接觸孔，以暴露源極/漏極區；使用導電材料填充接觸孔，從而形成與源極/漏極區接觸的接觸插栓；以及去除第一保護層和第二保護層。

在一些實施例中，第一和第二保護層包含由過渡金屬氮化物基底材料和非晶硅所組成的群組中選擇至少一種。

在一些實施例中，以過渡金屬氮化物為基底的材料為alon或aln。

在一些實施例中，非晶硅為摻雜硼的非晶硅。

在一些實施例中，第一和第二側壁間隔物的材料，第一和第二覆蓋絕緣層的材料以及第一絕緣層的材料皆不同。

在一些實施例中，第一側壁間隔物和第二側壁間隔物由siocn制成；第一覆蓋絕緣層和第二覆蓋絕緣層由sin制成；以及第一絕緣層由sio2制成。

在一些實施例中，于凹陷第一和第二側壁間隔物前執行凹陷第一和第二覆蓋絕緣層。

在一些實施例中，于形成第一絕緣層之后及凹陷第和第二覆蓋絕緣層之前執行第一和第二側壁間隔物的凹陷步驟。

在一些實施例中，凹陷的第一和第二覆蓋絕緣層的上表面實質上與凹陷的第一和第二側壁間隔物的上表面齊平。

根據本揭示又另一態樣，一種半導體裝置包含：第一柵極結構，此第一柵極結構包含第一柵電極，第一覆蓋絕緣層設置于第一柵電極上，及第一側壁間隔物設置于第一柵電極和第一覆蓋絕緣層的兩個側面上；以及第一保護層形成于第一覆蓋絕緣層和至少一個第一側壁間隔物上，其中第一保護層包含由alon，aln及非晶硅所組成的群組中選擇至少一種。

上文概述若干實施例或實例的特征，以使熟悉此項技術者可更好地理解本揭示的態樣。熟悉此項技術者應了解，可輕易使用本揭示作為設計或修改其他制程及結構的基礎，以便實施本文所介紹的實施例或實例的相同目的及/或達成相同優勢。熟悉此項技術者亦應認識到，此類等效結構并未脫離本揭示的精神及范疇，且可在不脫離本揭示的精神及范疇的情況下產生本文的各種變化、替代及更改。