專利名稱：用于制造半導體芯片的方法以及半導體芯片的制作方法
技術領域：
本發明涉及用于制造半導體芯片的方法以及半導體芯片。

發明內容
在半導體襯底上制造了電子器件和電路之后，將把所述襯底分割(singulate)成多個單獨的半導體芯片。所述分割通常是通過鋸切來實施的，所述鋸切是耗時且昂貴的串行過程。而且，鋸條必須具有某一最小剛度，從而使得其無法被形成為任意地薄。因此，鋸條的最小寬度總是意味著半導體材料的一定浪費，這會總計達到半導體襯底的面積的一大部分。為此，過去在半導體工業內已經關于除了鋸切之外的替換過程是否存在以及是否滿足可行應用的要求進行了研究和調查。這些替換方案之一是蝕刻，其具有的優點是并行處理并且通過減小切割或分割線的寬度而減少了半導體材料的浪費。而且，在許多情況下，半導體芯片被制造成不僅是在其主面之一上而且是在全部兩個主面上具有電接觸墊(pad)， 并且可能發生的是必須對主面之一的基本上整個面積應用金屬化。


附圖被包括來提供對于實施例的進一步理解，并且被結合在本說明書中且構成本說明書的一部分。附圖對實施例進行圖示，并且與說明書一起用來解釋實施例的原理。將容易地認識到其他實施例以及許多預定的實施例優點，這是因為通過參照下面的詳細描述， 它們變得更好理解。附圖的元件不一定是相對于彼此按比例的。相同的附圖標記表示相應的類似部分。圖1示出根據一個實施例的用于制造半導體芯片的方法的流程圖。圖2示出根據一個實施例的用于制造半導體芯片的方法的流程圖。統稱為圖3的圖3A-3C示出示意性剖面側視圖表示以便圖示根據如圖1或2的其中之一所示的方法的另一個實施例的用于制造半導體芯片的方法。圖4示出溝槽和凹入的示意性剖面側視圖表示以用于圖示幾何條件。圖5A-5H示出示意性剖面側視圖表示以便圖示根據一個實施例的用于制造半導體芯片的方法。圖6A-6H示出示意性剖面側視圖表示以便圖示根據一個實施例的用于制造半導體芯片的方法。圖7A-7B示出根據一個實施例的半導體芯片的示意性剖面側視圖表示(A)和頂視圖表示(B)。
具體實施例方式現在參照附圖描述各個方面和實施例，其中相同的附圖標記通常被用來始終指代相同的元件。在下面的描述中，出于解釋的目的，闡述了許多具體細節以便提供對于實施例的一個或多個方面的透徹理解。然而，對于本領域技術人員而言下述會是顯然的可以利用較低程度的所述具體細節來實踐實施例的一個或多個方面。在其他實例中，按照示意性的形式示出已知的結構和元件，以便便于描述實施例的一個或多個方面。應當理解，在不背離本發明的范圍的情況下可以利用其他實施例，并且可以做出結構的或邏輯的改變。還應當注意，附圖不是或者不一定是按比例的。另外，雖然一個實施例的特定的特征或方面可能是關于幾種實施的僅僅其中之一公開的，但是可以按照對于任何給定的或特定的應用所期望的以及有利的那樣將這樣的特征或方面與其他實施的一個或多個其他的特征或方面相組合。此外，就在具體實施方式
部分或權利要求書中所使用的術語“包含”、“具有”、“帶有”或它們的其他變型來說，這樣的術語意圖是包含性的，其方式與術語“包括”類似。可能使用術語“耦合”和“連接”及派生詞。應當理解，這些術語可以被用來表明兩個元件彼此協作或相互作用，而不管它們處于直接的物理或電接觸還是它們彼此不處于直接接觸。此外，術語“示例性”僅僅意味著作為實例，而不是最佳的或最優的。因此，下面的詳細描述不應當按照限制性的意義來理解，以及本發明的范圍由所附權利要求書來限定。用于制造半導體芯片的方法以及半導體芯片的實施例可以使用各種類型的半導體芯片或者結合在半導體芯片中的電路，其中包括邏輯集成電路、模擬集成電路、混合信號集成電路、傳感器電路、MEMS (微機電系統)、功率集成電路、帶有集成無源電路的芯片、等等。各實施例還可以使用包括MOS晶體管結構或垂直晶體管結構(比如IGBT (絕緣柵極雙極型晶體管)結構)或一般來說其中至少一個電接觸墊被布置在半導體芯片的第一主面上并且至少另一個電接觸墊被布置在與半導體芯片的第一主面相對的半導體芯片的第二主面上的晶體管結構的半導體芯片。在幾個實施例中，將各層或各疊層施加到彼此之上，或者將各種材料施加或沉積到各層之上。應當認識到，諸如“施加”或“沉積”之類的任何此類術語意圖在字面上涵蓋將各層施加到彼此之上的所有種類和技術。特別是，它們意圖涵蓋其中將各層作為一個整體一次性施加的技術(比如層壓技術)以及其中按照順序方式沉積各層的技術(比如濺射、 電鍍、模制、CVD、等等)。半導體芯片在其一個或多個外表面上可以包括接觸元件或接觸墊，其中接觸元件用于與半導體芯片電接觸。接觸元件可以具有任何所期望的形式或形狀。它們例如可以具有平臺(land)的形式，即半導體封裝的外表面上的平坦接觸層。接觸元件或接觸墊可以由任何導電材料制成，例如由諸如鋁、金或銅之類的金屬，或者金屬合金，或者導電有機材料， 或者導電半導體材料制成。在權利要求書和下面的描述中，用于制造半導體器件的方法的不同實施例被描述為過程或措施的特定序列，特別是在流程圖中。應當注意，各實施例不應當限于所描述的特定序列。也可以同時地或者按照任何其他有用且適當的序列來實施不同過程或措施當中特定的一些或全部。參照圖1，示出根據一個實施例的用于制造半導體芯片的方法的流程圖。所述方法包括提供半導體襯底(sl)，對半導體襯底進行結構化以產生多個半導體芯片，使得多個半導體芯片中的每個半導體芯片包括第一主面和多個側面(s2);以及在第一主面與各側面之間的過渡處形成凹入(S3)。如圖1中所示的方法的一個優點在于，在過程的某一階段中將金屬層沉積到整個背表面的情況下所將以別的方式出現的問題可以被避免。如果沒有提供凹入，則金屬層將不僅被沉積在半導體芯片的背表面上，而且將被沉積在芯片的整個側壁上以及相鄰芯片之間的區域上，從而通過所沉積的毗連金屬層制造出機械連接，并且該連接的后續分離可能導致金屬層部分以未定義的方式發生變形或者甚至發生分層。另一方面，通過提供凹入，對于金屬層的后續沉積將不會發生問題，這是因為金屬層無法被沉積在凹入的受到遮蔽的表面區域上，從而金屬層將不被沉積為機械地連接相鄰半導體芯片的毗連層。下面將更加詳細地說明這一點。根據圖1的方法的一個實施例，所述半導體襯底由半導體晶片構成。然而，所述半導體襯底也可以以別的方式具有任何任意的和所期望的尺寸和形狀。根據圖1的方法的一個實施例，所述凹入被形成為凹狀，即包括向內的彎曲。根據圖1的方法的一個實施例，所述凹入被環繞形成，從而在主面與各側面之間的過渡的每個環繞位置處提供凹入。在矩形主面的情況下存在四個側面，從而所述凹入被形成為矩形環繞凹入。根據圖1的方法的一個實施例，所述凹入被形成為使得其包括彎曲表面。根據圖1的方法的一個實施例，所述凹入是通過蝕刻步驟形成的，特別是通過各向同性蝕刻步驟形成的。根據圖1的方法的一個實施例，對于半導體襯底的結構化是通過蝕刻步驟實施的，特別是通過各向異性蝕刻步驟實施的。根據圖1的方法的一個實施例，對于半導體襯底的結構化是在形成凹入之前實施的。根據圖1的方法的一個實施例，對于半導體襯底的結構化是在形成凹入之后實施的。根據圖1的方法的一個實施例，每一個所述半導體芯片包括與第一主面相對的第二主面，并且將金屬層沉積到第二主面上。所述金屬層可以充當用于包含在半導體芯片中的電器件的電接觸層的功能。根據圖1的方法的一個實施例，所述半導體襯底在其背部表面處被研磨，以便減小其厚度。這意味著根據該實施例，在將半導體襯底結構化成多個半導體芯片之前對其進行研磨。根據圖1的方法的一個實施例，對半導體芯片本身進行研磨，以便減小其厚度。這意味著根據該實施例，在將半導體襯底結構化成多個半導體芯片之前對其進行研磨。參照圖2，示出用以圖示根據一個實施例的用于制造半導體芯片的方法的流程圖。 所述方法包括提供半導體襯底(si)；對半導體襯底進行結構化以產生多個半導體芯片，使得多個半導體芯片中的每個半導體芯片包括第一主面和多個側面(s2 )；以及形成連接在半導體芯片的第一主面與各側面之間的彎曲芯片表面(S3)。根據圖2的方法的一個實施例，所述彎曲芯片表面是通過在半導體芯片的第一主面與各側面之間的過渡處形成凹入而形成的。根據圖2的方法的一個實施例，所述彎曲芯片表面被形成為凹狀。根據如上所描述的圖1的方法的各實施例的方式或者利用這些實施例的特征可以構造圖2的方法的進一步實施例。
參照圖3A-3C，示出剖面側視圖表示以便圖示圖1或2的用于制造半導體芯片的方法的一個實施例。圖3A示出半導體襯底10的剖面側視圖表示，其包括正如通過常規的已知方法在先前的過程中所制造的多個半導體管芯1(即集成電子器件或電路)。半導體管芯1可以彼此完全相同或者彼此不同。半導體襯底10例如可以由半導體晶片構成。圖;3B 示出在對其進行結構化以產生多個半導體芯片2之后的半導體襯底10。所述結構化是通過形成多個溝槽來執行的，使得每個半導體芯片2為溝槽所圍繞。所述結構化步驟的結果是其中每個半導體芯片2包括第一主面2A和多個側面2B。圖3C示出在每個半導體芯片2 的第一主面2A與各側面2B之間的過渡處形成凹入2C之后的半導體襯底10。凹入2C被環繞形成，從而在每個半導體芯片2的主面2A與各側面2B之間的過渡的每個環繞位置處提供凹入。各半導體芯片2在這一階段可能仍然通過半導體襯底10的毗連下部而彼此機械連接，并且可以在稍后的步驟中被最后分割，正如下面將在其他實施例中所示出的那樣。參照圖4，示出剖面側視圖表示以便圖示幾何條件。將會示出，可以從中導出對應于凹入的最小橫向深度Umin的公式。描繪了一個溝槽，所述溝槽具有深度D和寬度d以及該溝槽的最下部上的橫向凹入，所述凹入具有垂直延伸i。沉積金屬層的過程由虛線及其上的箭頭指示。虛線示出以允許金屬粒子進入凹入區的最大可能傾斜角入射的金屬粒子束。 目的是現在導出凹入的最小橫向深度Umin，使得金屬粒子將不會撞擊在凹入的彎曲表面的任何部分上。可以確定下面的幾何公式
Umin/ d = i / (D - i) (1)。這是根據相交線的第二定理得到的。由于i D，因此有 Umin/ d = i / D (2)
對于高寬比AR = D/ d，得到下式 AR = i / Umin (3) 從而可以導出 Umin= i/ AR (4)
該公式(4)決定凹入的最小橫向深度Umin。為了安全起見，優選地選擇至少是hUmin的凹入的橫向深度U。參照圖5A-5H，示出剖面側視圖表示以便圖示根據一個實施例的用于制造半導體芯片的方法。根據該實施例的方法也可以被稱作“研磨前切塊”。圖5A示出包括多個半導體管芯21的半導體襯底20，其中半導體管芯21由正如通過常規的已知方法在先前的過程中所制造的集成電子器件或電路構成。半導體管芯21可以彼此完全相同或者彼此不同。半導體襯底20例如可以由半導體晶片構成。半導體管芯 21可以位于在半導體襯底20的主表面附近的有源層內。圖5B示出在把掩模層23施加到半導體襯底20的主面之后的半導體襯底20。掩模層23例如可以由光阻材料制成。掩模層23被用于后續的蝕刻過程，并且其目的是掩蔽不應蝕刻的那些區域。掩模層23的材料將根據后續蝕刻方法的類型和性質來選擇。在如該實施例中所使用的蝕刻方法的情況下，對于掩模層23采用光阻材料就將足夠了。如果將采用替換的蝕刻方法，則將不得不按照不同方式來制造掩模層23，比如作為由不同于光阻材料的其他材料制成的硬掩模層。掩模層23還被形成為使其開口限定應當在該處將各半導體芯片彼此分開的線。所述開口的橫向寬度優選地處在從5μπι到ΙΟΟμπι的范圍內。掩模層23的開口被配置為毗連柵格，使得每個半導體管芯21在其4個側邊處被4個溝槽圍繞。圖5C示出在對半導體襯底20進行結構化以產生多個半導體芯片22之后的半導體襯底20，使得多個半導體芯片22中的每個半導體芯片包括第一主面22Α和多個側面 22Β。所述結構化是由通過掩模層23的開口的各向異性等離子蝕刻來實施的，正如圖5C中的單向箭頭所指示的那樣。所述蝕刻方法可以是深反應離子蝕刻(DRIE)，其最初由Robert Bosch GmbH開發并且后來在先進硅蝕刻(ASE)的名義下得到改進。已知該蝕刻方法由兩步干蝕刻過程構成，其中蝕刻步驟和鈍化步驟彼此交替。對于蝕刻步驟，例如可以通過生成高頻等離子體而在諸如氬氣之類的運載氣體內使用SF6。對于鈍化步驟，可以使用C4F8與作為運載氣體的氬氣的混合物。在鈍化步驟中，在所蝕刻的溝槽的底部和垂直側壁上形成由聚合物材料制成的鈍化層。利用該蝕刻方法可以獲得高達50:1的高寬比，從而在原則上可以獲得幾百微米的溝槽深度。出于本實施例的目的，處在50 μ m到200 μ m范圍內的溝槽深度是優選的。圖5D示出在半導體芯片22的第一主面22A與各側面22B之間的過渡處形成凹入 22C之后的半導體襯底20。通過采用附加的各向同性蝕刻步驟將凹入22C形成為具有凹狀結構，這導致顯著加寬掩模層23的相應部分下方的溝槽。對于該蝕刻步驟，可以采用趨向于自發蝕刻而不會在半導體襯底20處施加偏置電壓的介質。舉例來說，可以使用諸如SF6 或NF3之類的蝕刻介質。如圖5D中的多向箭頭所示，蝕刻沿著不確定的方向發生，并且只要凹入在至少如上面的公式(4)所確定的橫向方向上達到某一深度就可以實施蝕刻。應當注意，圖5C的各向異性蝕刻步驟和圖5D的各向同性蝕刻步驟還可以在時間上互換，使得首先將通過掩模層23的開口實施各向同性蝕刻以生成在掩模層23的相鄰層部分下方延伸的淺溝道，隨后將通過掩模層23的開口實施各向異性蝕刻步驟以便生成垂直地在掩模層23的開口下方的深溝槽。圖5E示出在去除掩模層23并且把半導體襯底20倒轉附著到載體25上之后的半導體襯底20。圖5F示出在從背部研磨半導體襯底20直到到達所蝕刻的溝槽為止之后的半導體襯底20。所述研磨步驟例如可以通過常規的晶片研磨或者通過化學機械拋光(CMP)來實施。圖5G示出在把金屬層M沉積到半導體襯底的整個面積上之后的半導體襯底20。 金屬層M的沉積優選地是在室溫下實施的，以用于防止金屬的表面擴散。金屬層M的沉積例如可以通過物理氣相沉積(PVD)、蒸發或濺射或者任何其他定向沉積過程來實施。在放大的圓形部分中可以清楚看出，金屬層M將不會被沉積到凹入22C內的彎曲表面上。因此，凹入22C有效地導致金屬層M在側面22B末端處的拆除。金屬層M將僅僅被沉積到相鄰半導體芯片22之間的載體25的平面表面上，這對于進一步過程不構成問題。圖5H示出在從載體25上取掉之后所獲得的單個半導體芯片。參照圖6A-6H，示出示意性剖面側視圖表示以便圖示根據一個實施例的用于制造半導體芯片的方法。根據該實施例的方法也可以被稱作“切塊前研磨”。圖6A示出包括多個半導體管芯31的半導體襯底30，其類似于或等同于圖5A的半導體襯底20。圖6B示出在將其倒轉附著到載體35上之后的半導體襯底30。圖6C示出在從背部向下將半導體襯底30研磨到半導體襯底30的一個厚度之后的安裝在載體35上的半導體襯底30，其中所述厚度對應于將要產生的半導體芯片的所期
望的厚度。圖6D示出在把掩模層33沉積到半導體襯底30的背表面之后的半導體襯底30。 例如可以通過常規的晶片研磨或者通過化學機械拋光(CMP)來實施所述研磨步驟。圖6E示出在對半導體襯底30進行結構化以產生多個半導體芯片32以及形成凹入32C之后的安裝到載體35上的半導體襯底30，其中所述結構化使得多個半導體芯片32 中的每個半導體芯片包括第一主面32A和多個側面32B，所述凹入32C在半導體芯片32的第一主面32A與各側面32B之間的過渡處。結構化步驟以及形成步驟仍然是通過蝕刻實施的。然而在該實施例中，必須首先執行結構化步驟，隨后是形成步驟。形成步驟可以緊跟在結構化步驟之后，并且可以通過繼續蝕刻但是改動蝕刻參數來實施。首先通過掩模層33的開口實施第一各向異性蝕刻，其中可以使用與結合前一實施例的圖5C所描述的相同蝕刻介質。所述各向異性蝕刻被向下實施到將在該處形成凹入32C的深度。在此階段改變蝕刻參數，使得作為側壁處的鈍化層被交替生成的聚合物層不被照常生成，而是在深度方向上它變得越來越薄，使得它在溝槽的最低段實際上不存在。作為所述實際上不存在的側壁鈍化層的結果，蝕刻實質上是各向同性的，從而在溝槽的最低段發生橫向加寬，以及在深度方向上發生進一步的蝕刻。這樣，就如圖6E中所示地產生進入到相鄰半導體芯片32中的凹入 32C。圖6F示出在去除掩模層33之后的半導體芯片32。圖6G示出在把金屬層34沉積到半導體芯片32的背表面32A和各側表面32B之后的半導體芯片32，以及圖6H最終示出從載體35釋放的單個半導體芯片。關于圖6G和 6H中所示的方法步驟的細節，在此可以參照圖5G和5H中所示的前一個實施例。參照圖7A-7B，示出根據一個實施例的半導體芯片的示意性剖面側視圖表示(圖 7A)和頂視圖表示(圖7B)。半導體芯片40包括半導體管芯41、第一主面40A和與第一主面 40A相對的第二主面40B、以及多個側面40C以及在第一主面40A與各側面40C之間的過渡處的凹入40D。根據圖7的半導體芯片的一個實施例，導電層42被沉積到第二主面40B和各側面 40C 上。根據圖7的半導體芯片的一個實施例，以環狀環繞凹入的形式提供凹入40D。根據圖7的半導體芯片的一個實施例，凹入40D包括彎曲芯片表面。根據圖7的半導體芯片的一個實施例，凹入40D被形成為凹狀。根據圖7的半導體芯片的一個實施例，所述凹入包括橫向方向上的至少i/AR的深度，其中i是凹入的垂直延伸，以及AR是溝槽的高寬比。根據圖7的半導體芯片的一個實施例，導電層41被沉積到第二主面40B和各側面 40C 上。根據圖7的半導體芯片的一個實施例，半導體芯片40包括晶體管器件，特別是垂直結構化的晶體管器件。
根據圖7的半導體芯片的一個實施例，導電層42與包含在半導體芯片40中的電器件相連。根據圖7的半導體芯片的一個實施例，至少一個電接觸墊被布置在第一主面40A上。
權利要求
1.一種用于制造半導體芯片的方法，所述方法包括對半導體襯底進行結構化以產生多個半導體芯片，使得每個半導體芯片包括第一主面和多個側面；以及在每個半導體芯片的第一主面與各側面之間的過渡處形成凹入。
2.根據權利要求1所述的方法，其中，形成凹入包括執行蝕刻步驟。
3.根據權利要求2所述的方法，其中，所述蝕刻步驟包括各向同性蝕刻步驟。
4.根據權利要求1所述的方法，其中，對半導體襯底進行結構化包括執行蝕刻步驟。
5.根據權利要求4所述的方法，其中，所述蝕刻步驟包括各向異性蝕刻步驟。
6.根據權利要求1所述的方法，其中，對半導體襯底進行結構化發生在形成凹入之、r -
7.根據權利要求1所述的方法，其中，對半導體襯底進行結構化發生在形成凹入之后。
8.根據權利要求1所述的方法，其中，每個所述半導體芯片包括與第一主面相對的第二主面，所述方法還包括將金屬層沉積到第二主面上。
9.根據權利要求1所述的方法，還包括對所述半導體襯底進行研磨。
10.根據權利要求1所述的方法，還包括在對半導體襯底進行結構化之后對所述半導體芯片進行研磨。
11.一種用于制造半導體芯片的方法，所述方法包括對半導體襯底進行結構化以產生多個半導體芯片，使得每個半導體芯片包括第一主面和多個側面；以及形成連接在每個半導體芯片的第一主面與各側面之間的彎曲芯片表面。
12.根據權利要求11所述的方法，其中，形成彎曲芯片表面包括在第一主面與各側面之間的過渡處形成凹入。
13.根據權利要求11所述的方法，其中，形成彎曲芯片表面包括執行蝕刻步驟。
14.根據權利要求13所述的方法，其中，所述蝕刻步驟包括各向同性蝕刻步驟。
15.根據權利要求11所述的方法，其中，對半導體襯底進行結構化包括執行蝕刻步馬聚ο
16.根據權利要求15所述的方法，其中，所述蝕刻步驟包括各向異性蝕刻步驟。
17.根據權利要求11所述的方法，其中，對半導體襯底進行結構化發生在形成彎曲表面之前。
18.根據權利要求11所述的方法，其中，對半導體襯底進行結構化發生在形成彎曲芯片表面之后。
19.根據權利要求11所述的方法，其中，每個所述半導體芯片包括與第一主面相對的第二主面，所述方法還包括將金屬層沉積到第二主面上。
20.根據權利要求11所述的方法，還包括對所述半導體襯底進行研磨。
21.根據權利要求11所述的方法，還包括在對半導體襯底進行結構化之后對所述半導體芯片進行研磨。
22.—種半導體芯片，包括 第一主面；與第一主面相對的第二主面； 多個側面；以及在第一主面與各側面之間的過渡處的凹入。
23.根據權利要求22所述的半導體芯片，其中，所述凹入包括環繞凹入。
24.根據權利要求22所述的半導體芯片，還包括布置在第二主面上的金屬層。
25.根據權利要求22所述的半導體芯片，其中，所述凹入包括至少i/AR的深度，其中 i是所述凹入的垂直延伸，以及AR是高寬比。
26.一種半導體芯片，包括 第一主面；與第一主面相對的第二主面； 多個側面；以及位于所述半導體芯片的第一主面與各側面之間的彎曲芯片表面。
27.根據權利要求沈所述的半導體芯片，其中，所述彎曲芯片表面是在第一主面與各側面之間的過渡處的凹入的一部分。
28.根據權利要求27所述的半導體芯片，其中，所述凹入包括至少i/AR的深度，其中 i是所述凹入的垂直延伸，以及AR是高寬比。
29.根據權利要求沈所述的半導體芯片，還包括布置在第二主面上的金屬層。
全文摘要
本發明公開了用于制造半導體芯片的方法以及半導體芯片。所述方法包括對半導體襯底進行結構化以產生多個半導體芯片。每個所述半導體芯片包括第一主面和多個側面。在第一主面與各側面之間的過渡處形成凹入。
文檔編號H01L21/3065GK102468156SQ201110361020
公開日2012年5月23日 申請日期2011年11月15日 優先權日2010年11月15日
發明者舒德雷爾 B., 溫特 H., 梅納特 M. 申請人:英飛凌科技股份有限公司