專利名稱：提高浮體效應存儲單元寫入速度的方法及半導體器件的制作方法
技術領域：
本發明涉及半導體制造技術領域，尤其是一種能夠提高浮體效應存儲單元寫入速度的制造方法及中間過渡半導體器件。
背景技術：
嵌入式動態存儲技術的發展已經使得大容量的動態隨機存取存儲器(Dynamic Random Access Memory，即 DRAM)在目前的系統級芯片(System on a Chip，即 SoC)中非常普遍。大容量嵌入式動態隨機存取存儲器給SoC帶來了諸如改善帶寬和降低功耗等只能通過采用嵌入技術來實現的各種好處。傳統嵌入式動態隨機存取存儲器(embbeded Dynamic Random Access Memory，即eDRAM)的每個存儲單元除了晶體管之外，還需要一個深溝槽電容器結構，電容器的深溝槽使得存儲單元的高度比其寬度大很多，造成制造工藝困難。其制作工藝與CMOS超大規模集成電路工藝非常不兼容，限制了它在嵌入式系統芯片(SoC)中的應用。浮體效應存儲單元(Floating Body Cell,即FBC)是一種有希望替代eDRAM的動態隨機存取存儲器。FBC是利用浮體效應(Floating Body Effect，即FBE)的動態隨機存儲器單元，其原理是利用絕緣體上硅(Silicon on hsulator，即S0I)器件中氧埋層(BOX)的隔離作用所帶來的浮體效應，將被隔離的浮體(Floating Body)作為存儲節點，實現寫“ 1” 和寫“O”。圖IA IB是FBC的工作原理示意圖。在圖IA中以NMOS為例，在柵極(G)和漏極 ⑶端加正偏壓，器件導通，由于橫向電場作用，電子在漏極附近與硅原子碰撞電離，產生電子空穴對，一部分空穴被縱向電場掃入襯底，形成襯底電流，由于有氧埋層的存在，襯底電流無法釋放，使得空穴在浮體積聚，定義為第一種存儲狀態，可定義為寫“1”。寫“O”的情況如圖IB所示，在柵極上施加正偏壓，在漏極上施加負偏壓，通過PN結正向偏置，空穴從浮體發射出去，定義為第二種存儲狀態。由于襯底電荷的積聚，會改變器件的閾值電壓(Vt)，可以通過電流的大小感知這兩種狀態造成閾值電壓的差異，即實現讀操作。由于浮體效應存儲單元去掉了傳統DRAM中的電容器，使得其工藝流程完全與CMOS工藝兼容，同時可以構成密度更高的存儲器，因此有希望替代現有的傳統eDRAM應用于嵌入式系統芯片中。浮體效應存儲單元在寫“1”時，載流子一邊在襯底積聚，一邊會從源極慢慢的泄漏，發明人認為，浮體效應存儲單元的寫入(“1”)的速度還有待提高。

發明內容
本發明的目的是提高浮體效應存儲單元的寫入速度。本發明首先提出一種能夠提高浮體效應存儲單元的寫入速度的制作方法，包括以下步驟步驟一提供底層硅，所述底層硅上形成有埋氧層，所述埋氧層上形成有襯底，所述襯底上依次形成有柵氧化層以及柵極，所述柵極下方的襯底中形成溝道，在所述柵極與柵氧化層表面以及襯底表面沉積側墻材料；步驟二對所述側墻材料進行傾斜角度的等離子體表面處理，等離子體的引入方向與源極位置的襯底表面的夾角小于90度，而與漏極位置襯底表面的夾角大于90度，從而使得側墻材料的頂部以及靠近源極位置的側部的表面特性被改變，而靠近漏極位置的側部的表面特性未發生改變；步驟三對側墻材料進行刻蝕，表面特性被改變的側墻材料相比表面特性未發生改變的側墻材料具有較低的刻蝕速率，在柵極與柵氧化層兩側形成側墻，且靠近源極位置的側墻的寬度大于靠近漏極位置的側墻的寬度；步驟四以所述側墻為掩模，進行重摻雜以及退火工藝，在柵極兩側的襯底中形成源極以及漏極。本發明其次還提出一種浮體效應存儲單元的中間半導體器件，包括底層硅，形成在底層硅上的埋氧層，形成在埋氧層上的襯底，依次形成在襯底上的柵氧化層以及柵極，沉積在柵極與柵氧化層表面以及襯底表面的側墻材料，其中側墻材料的頂部以及靠近源極位置的側部的表面特性被改變，而靠近漏極位置的側部的表面特性未發生改變。本發明通過在側墻材料表面采用傾斜角度的等離子體處理，使得側墻材料的頂部以及靠近源極位置的側部的表面特性被改變、更難去除，而靠近漏極位置的側部的表面特性未發生改變。由此，經過側墻刻蝕工藝后，漏端的側墻寬度減小，而源端的側墻寬度增大， 在接下來的源漏重摻雜注入和退火工藝后，漏端的摻雜離子離溝道距離被拉近，源端的摻雜離子與溝道和襯底的距離被拉遠，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。


通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。圖IA為向浮體效應存儲單元寫“1”的過程；圖IB為向浮體效應存儲單元寫“0”的過程；圖2A 2C為傳統浮體效應存儲單元的側墻形成過程示意圖；圖3A 3D為本發明的浮體效應存儲單元的側墻形成過程示意圖。
具體實施例方式通常工藝中，浮體效應存儲單元的側墻形成(沉積與刻蝕)過程如圖2A 2C所
7J\ ο首先是側墻材料沉積，沉積后器件的截面如圖2A所示。圖中的浮體效應存儲單元包括底層硅10，所述底層硅10例如為絕緣體上硅；形成在底層硅10之上埋氧層20 ；形成在埋氧層20之上的襯底30，所述的襯底30可以為硅襯底，當然在某些場合下，鍺襯底、硅鍺襯底或者其它半導體材料也能適用；形成在襯底30中的淺溝隔離槽31 (shallow trench isolation,即STI)，用于將各個浮體效應存儲單元隔離開；依次形成在襯底30上的柵氧化層41以及柵極42，位于柵極42下方的襯底30中的溝道；形成在柵極42兩側的襯底30中的源極輕摻雜區43以及漏極輕摻雜區45 ；沉積在所述柵極42與柵氧化層41表面以及襯底30表面的側墻材料470，所述側墻材料470對稱分布在柵極42的兩個相對的側面。接下來，采用各向異性的干法刻蝕工藝，對側墻材料470進行回刻，回刻完成后在柵極42與柵氧化層41的兩個相對的側面上形成對稱的側墻47，如圖2B所示。然后是源、漏重摻雜以及退火工藝，以所述側墻47為掩模，對襯底30進行重摻雜， 形成源極44與漏極46，如圖2C所示。在本實施方式中，源極44與漏極46中的摻雜離子距離器件溝道的距離d，由側墻47的寬度所決定。再回到圖1A，可知對浮體效應存儲單元寫“1”的速度是由襯底電流的大小和積聚的載流子從源極泄漏的速度共同決定的。通過提高浮體效應存儲單元的襯底電流，就可以提高浮體效應存儲單元的寫入速度。此外，減少襯底積聚的載流子從源極泄漏，也可以達到提高浮體效應存儲單元寫入速度的目的。基于以上理論，發明人對現有浮體效應存儲單元提出改進，使其具有減小的漏極側墻寬度與增大的源極側墻寬度，進而提高存儲單元寫入速度。所采用的工藝流程如圖3A 3D所示。步驟一，參見圖3A，制備中間過渡器件，包括底層硅10，形成在底層硅10上的埋氧層20，形成在埋氧層20上的襯底30，形成在襯底30中的淺溝隔離槽31 (可選)，依次形成在襯底30上的柵氧化層41以及柵極42，位于柵極42下方的襯底30中的溝道，形成在柵極 42兩側的襯底30中的源極輕摻雜區43以及漏極輕摻雜區45 (可選)。在所述柵氧化層41 與柵極42的表面以及襯底30的表面沉積側墻材料470，沉積側墻材料470時，反應物的引入方向與襯底30表面垂直，此時側墻材料470對稱的分布在柵極42的相對兩個側壁。所述側墻材料470可以為單層材料，例如為單層的氧化硅、氮化硅，或者氮氧化硅；也可以為多個單層疊加而成的復合層，例如氮化硅-氧化硅的疊層、氧化硅-氮化硅的疊層，或者氧化硅-氮化硅-氧化硅的疊層。步驟二，參見圖:3B，對所述側墻材料470進行相對于襯底30表面垂直方向傾斜角度的等離子體表面處理，等離子體的引入方向與源極位置的襯底30表面的夾角小于90度， 而與漏極位置襯底30表面的夾角大于90度。參見圖;3B中側墻材料470的填充塊的位置， 等離子體的引入方向向源極位置傾斜，側墻材料470的頂部以及靠近源極位置的側部的表面特性被改變、比原先較難去除，同時靠近漏極位置的側部的表面特性未發生改變。上述側墻材料470的最外層可以為氧化硅，那么可以采用氮的等離子體進行表面處理。相應的，采用的反應氣體為含氮氣體，常用的為一氧化二氮隊0或者氨氣NH3等。功率控制在500至1200瓦特之間，反應溫度介于300°C至500°C之間，反應壓力介于3至6托耳，氮離子的注入能量為5 201(^，劑量1\1013 5\1015(^_2。在本實施例中，通過向氧化硅表面注入氮離子，形成氮氧化硅層，由于不需要改變全部厚度的氧化硅的特性，因此采用低注入能量、低劑量使得氮氧化硅層僅在氧化硅的表面形成很薄的一層。同時，等離子體與襯底成5度 60度的注入角度。步驟三，對側墻材料470進行干法刻蝕，在柵極42與柵氧化層41的兩側形成側墻 471、472，刻蝕后器件的截面如圖3C所示。刻蝕的過程中，采用表面特性被改變的側墻材料 470相比表面特性未發生改變的側墻材料470具有較低的刻蝕速率。刻蝕開始時，圖:3B右側的側墻材料470相比左側刻蝕速度更快，然而當右側的側墻材料470被去除1/4 3/4
5厚度時，左側的陰影部分被完全去除，之后左右兩側的側墻材料470具有相同的去除速率。 最終使得靠近漏極位置的側墻472寬度會減小，靠近源極位置的側墻471寬度會增大。靠近源極位置的側墻471寬度約為靠近漏極位置的側墻472的寬度的1. 1 3倍。具體而言，當側墻材料470的最外層為氧化硅、且注入離子為氮時，通常采用氟化碳氫化合物與A的混合刻蝕氣體，當然，刻蝕氣體中還可以含有Ar或者He等緩沖氣體， 其中氟化碳氫化合物常用的包括CHF3、CH3CHF2,所述氟化碳氫化合物還可以用含有碳以及氟的氣體(例如CxFy)或者其它含有碳、氟與氫的氣體(例如CxFy與壓的混合氣體，或者 CxHzFy，其中x、y、z為自然數)替代。眾所周知，通過在刻蝕氣體中加入O2，可提高對氧化硅以及氮氧化硅對硅的刻蝕選擇比，并且當A的含量較低時，可以獲得氧化硅相對氮氧化硅的高的刻蝕選擇比，例如大于15 ；然而當&的含量繼續增加時，可以獲得氮氧化硅相對氧化硅的高的選擇比，例如大于20。例如當采用C5F8的流量為9 12sCCm，02的流量為10 15sccm, Ar流量750sCCm左右時，可以獲得氧化硅相對氮氧化硅10以上的刻蝕選擇比，從而形成圖3C所示的側墻形狀。步驟四，以所述側墻471、472為掩模，進行重摻雜以及退火工藝，在柵極42兩側的襯底30中形成源極44以及漏極46。由于摻雜離子與器件溝道的距離由側墻的寬度所決定，因此重摻雜后，漏極46的摻雜離子與器件溝道的距離被拉近，源極44的摻雜離子與器件溝道的距離被拉遠，即源極的摻雜離子與襯底之間的距離也被拉遠，如圖3D所示。因此，參考圖3D所示，一方面，由于漏極46的摻雜離子與器件溝道的距離被拉近， 從而提高了漏極溝道中的縱向電場，由橫向電場加速的載流子碰撞產生的電子空穴對，空穴會在更強的縱向電場作用下被掃入襯底30，增大了襯底電流；另一方面，源極44的摻雜離子與器件襯底30的距離被拉遠，從而降低了積聚載流子從源極44的泄漏速度。所以，本發明通過改進側墻形成工藝，提高了浮體效應存儲器單元的寫入速度。本發明雖然以較佳實施例公開如上，但其并不是用來限定權利要求，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1.一種提高浮體效應存儲單元寫入速度的制造方法，包括以下步驟步驟一提供底層硅，所述底層硅上形成有埋氧層，所述埋氧層上形成有襯底，所述襯底上依次形成有柵氧化層以及柵極，所述柵極下方的襯底中形成溝道，在所述柵極與柵氧化層表面以及襯底表面沉積側墻材料；步驟二 對所述側墻材料進行傾斜角度的等離子體表面處理，等離子體的引入方向與源極位置的襯底表面的夾角小于90度，而與漏極位置襯底表面的夾角大于90度，從而使得側墻材料的頂部以及靠近源極位置的側部的表面特性被改變，而靠近漏極位置的側部的表面特性未發生改變；步驟三對側墻材料進行刻蝕，表面特性被改變的側墻材料相比表面特性未發生改變的側墻材料具有較低的刻蝕速率，在柵極與柵氧化層兩側形成側墻，且靠近源極位置的側墻的寬度大于靠近漏極位置的側墻的寬度；步驟四以所述側墻為掩模，進行重摻雜以及退火工藝，在柵極兩側的襯底中形成源極以及漏極。
2.如權利要求1所述的方法，其特征在于步驟一中，所述襯底中還形成淺溝隔離槽。
3.如權利要求1所述的方法，其特征在于步驟一中，柵極兩側的襯底中還形成源極輕摻雜區以及漏極輕摻雜區。
4.如權利要求1所述的方法，其特征在于步驟二中，反應物等離子體的引入方向與源極位置的襯底表面的夾角為5度 60度。
5.如權利要求1所述的方法，其特征在于步驟三中，所述靠近源極位置的側墻的寬度為靠近漏極位置的側墻的寬度的1. 1 3倍。
6.如權利要求1所述的方法，其特征在于所述側墻材料為氧化硅。
7.如權利要求6所述的方法，其特征在于步驟二中，采用氮的等離子體對側墻材料進行表面處理。
8.如權利要求7所述的方法，其特征在于氮離子的注入能量為5 20KeV，劑量 IXlO13 5X1015cnT2。
9.如權利要求8所述的方法，其特征在于步驟三中，氮氧化硅與氧化硅的刻蝕選擇比大于10。
10.一種半導體器件，包括底層硅，形成在底層硅上的埋氧層，形成在埋氧層上的襯底， 依次形成在襯底上的柵氧化層以及柵極，沉積在柵極與柵氧化層表面以及襯底表面的側墻材料，其特征在于側墻材料的頂部以及靠近源極位置的側部的表面特性被改變，而靠近漏極位置的側部的表面特性未發生改變。
全文摘要
本發明提出一種能夠提高浮體效應存儲單元寫入速度的制造方法及中間過渡半導體器件，屬于半導體制造技術領域。本發明的核心為沉積側墻材料，對側墻材料進行傾角等離子體表面處理，使得側墻材料的頂部以及靠近源極的側部的表面特性被改變，而靠近漏極的側部未發生改變；對側墻材料進行刻蝕，形成側墻，且靠近源極的側墻的寬度大于靠近漏極的側墻的寬度；以側墻為掩模，進行重摻雜以及退火工藝，形成源極以及漏極，且漏極的摻雜離子離溝道距離被拉近，源極的摻雜離子與溝道和襯底的距離被拉遠。本發明一方面提高了漏極溝道中的縱向電場，增大了襯底電流，另一方面降低了積聚載流子從源極的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。
文檔編號H01L27/108GK102394228SQ20111036620
公開日2012年3月28日 申請日期2011年11月17日 優先權日2011年11月17日
發明者俞柳江, 周軍 申請人:上海華力微電子有限公司