專利名稱：利用含硅掩模形成溝渠的方法
技術領域：
本發明涉及一種形成溝渠的方法，特別是涉及一種利用含硅掩模層形成溝渠的方法。
背景技術：
集成電路由多種裝置構成，其中具有溝渠結構的裝置大量的被使用在現今的半導體裝置中。舉例來說，溝渠式隔離結構經常出現在傳統的半導體電路中，其可以被用來當作裝置間的絶緣，而減少集成電路的總面積。另外，金屬內聯機包括許多接觸插塞，而接觸插 塞的形成方式也包括在溝渠中填滿金屬或是導電材料。另外，其它有溝渠結構的半導體裝置還包括溝渠式柵極或溝渠式電容。圖I至圖2是目前用來形成溝渠的傳統方法示意圖。如圖1，首先會提供一基底10，基底10覆蓋有一氧化墊層12和一圖案化氮化硅掩模14，如圖2，用圖案化氮化硅掩模14當作掩模，形成多個溝渠16。但是，由于氮化硅和氧化硅的蝕刻速率不同，所以在蝕刻出溝渠16同時，一凹陷18會形成在氧化墊層12中，使得溝渠16的側壁變得不平整。

發明內容
根據本發明第一優選實施例，一種利用含硅掩模形成溝渠的方法，包括首先，形成一基底，并且一含硅掩模覆蓋在所述基底上，然后注入抗蝕刻摻質到含硅掩模，使得含硅掩模變為一抗蝕掩模，接著圖案化基底和抗蝕掩模，而形成至少一溝渠，之后再形成一含硅材料層填滿溝渠，最后以抗蝕掩模為掩模，蝕刻部分含硅材料層。為了讓本發明的目的、特征和優點能更明顯易懂，下文描述優選實施方式，并配合附圖，詳細說明如下。但優選實施方式和附圖只供參考與說明，并不是用來對本發明加以限制。


圖I到圖2是目前用來形成溝渠的傳統方法的示意圖。圖3到圖9是根據本發明優選實施例所繪示的一種利用含硅掩模形成溝渠的方法。其中，附圖標記說明如下10,20 基底12氧化墊層14圖案化氮化硅掩模 16溝渠18凹陷22氧化層24氮化娃層26含娃掩模26’抗蝕掩模28抗蝕刻摻質30上蓋層32圖案化光致抗蝕劑34溝渠36含硅材料層
具體實施例方式雖然本發明的優選實施例敘述例如下，但是并非用來限定本發明。任何擅長此技術的人員，在不脫離本發明的精神和范圍內，可以對本發明作更動和潤飾。因此本發明的保護范圍會以權利要求的界定范圍當作標準。并且為了讓本發明的精神容易被理解，部分公知結構與工藝步驟的細節不會在此描述。同樣地，附圖是優選實施例的裝置示意圖，但不是用來限定裝置的尺寸。為了使本發明可以更清楚地呈現，部分組件的尺寸可能在附圖被放大呈現。再者，在多個優選實施例中，相同的組件將會標示相同或相似的標記，使說明更容易并且更清晰。圖3至圖9是根據本發明優選實施例所繪示的一種利用含硅掩模形成溝渠的方法。如圖3，首先提供一基底20，基底20由下到上依序覆蓋一氧化墊層22、一氮化硅層 24和一含硅掩模26。但是根據不同的產品需求，氧化墊層22和氮化硅層24也可以選擇性地被省略。如圖4，進行一摻質注入工藝，使得多個抗蝕刻摻質28注入含硅掩模26，所以注入抗蝕刻摻質28后的含娃掩模26會變為一抗蝕掩模26’。前述的抗蝕刻摻質28包括硼化合物，例如氟化硼(BF2),含硅掩模26包括多晶硅或單晶硅。含硅掩模26比較偏好是利用多晶硅制作而成。因為抗蝕掩模26’被注入到抗蝕刻摻質28，因此相對于相同的蝕刻劑來說，抗蝕掩模26’比起含硅掩模26具有更高的抗蝕刻性，這是因為抗蝕刻摻質28可以提高抗蝕刻能力。換句話說，比起相同的蝕刻劑來說，抗蝕掩模26’的蝕刻速率較含硅掩模26的蝕刻
速率小。如圖5，形成一上蓋層30于抗蝕掩模26’上，然后形成一圖案化光致抗蝕劑32在上蓋層30上，接著如圖6，以圖案化光致抗蝕劑32當作掩模，干蝕刻上蓋層30、抗蝕掩模26’、氮化硅層24、氧化墊層22和基底20。在干蝕刻后，移除圖案化光致抗蝕劑32和上蓋層30。如圖7，形成一含硅材料層36，例如一多晶硅層，填入各個溝渠34并且覆蓋抗蝕掩模26 ’，而且含娃材料層36可以利用一沉積工藝來形成。根據本發明優選實施例，含娃材料層36和含硅掩模26大體上都是利用相同的材料層形成，例如都是利用多晶硅形成，而抗蝕掩模26’是由含娃掩模26注入摻質轉變而來,所以抗蝕掩模26’和含娃材料層36的差異處在于抗蝕掩模26’包括抗蝕刻摻質28。因此,對于相同的蝕刻劑來說,抗蝕掩模26’的蝕刻速率較含硅材料層36的蝕刻速率小。如圖8，以抗蝕掩模26’當作掩模，利用化學機械拋光工藝平坦化含硅材料層36，使含硅材料層36在化學機械拋光工藝后會和抗蝕掩模26’切齊。如圖9，在不損害抗蝕掩模26’的情況下，回蝕刻部分的含娃材料層36,如前文的敘述,抗蝕掩模26’和含娃材料層36可能用相同的材料制作，但是蝕刻掩模26’中的抗蝕刻摻質28可以使得含硅材料層36與蝕刻掩模26’具有可分辯的蝕刻速率差異，詳細來說，對于相同的蝕刻劑來說，抗蝕掩模26’的抗蝕刻性較含硅材料層36來得高。最后，只有部分位在溝渠34中的含硅材料層36被移除，而蝕刻掩模26’還是保持其完整的情形。此時，本發明利用含硅掩模形成溝渠的方法已經完成。之后，溝渠34可以再被利用來形成溝渠式電容、溝渠式柵極、接觸插塞或是其它半導體裝置。本發明利用抗蝕刻摻質，例如氟化硼來增加多晶硅掩模層的抗蝕刻性，因此在后續的工藝中，另一多 晶硅層可以利用含有氟化硼的多晶硅掩模層作為掩模來進行蝕刻，而且在蝕刻后，多晶硅掩模層還是可保持完整性。以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種利用含硅掩模形成溝渠的方法，其特征在于包括 形成一基底，并且一含硅掩模覆蓋在所述的基底上； 注入抗蝕刻摻質到所述含硅掩模，使得所述含硅掩模變成一抗蝕掩模； 圖案化所述基底和所述抗蝕掩模，而形成至少一溝渠； 形成一含硅材料層填滿所述的溝渠；及 用所述抗蝕掩模當作掩模，蝕刻部分所述含硅材料層。
2.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于所述的含硅掩模包括多晶硅。
3.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于所述的含硅材料層包括多晶娃。
4.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于所述含硅掩模和所述含硅材料層是利用相同材料制作。
5.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于所述抗蝕刻摻質包括硼化合物。
6.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于所述抗蝕刻摻質包括氟化硼。
7.根據權利要求I所述的利用含硅掩模形成溝渠的方法，其特征在于利用一干蝕刻工藝來圖案化所述基底和所述抗蝕掩模。
全文摘要
本發明公開了一種利用含硅掩模形成溝渠的方法，包括首先，形成一基底，并且一含硅掩模覆蓋在所述基底上，然后注入抗蝕刻摻質到含硅掩模，使得含硅掩模變為一抗蝕掩模，接著圖案化基底和抗蝕掩模，而形成至少一溝渠，之后再形成一含硅材料層填滿溝渠，最后以抗蝕掩模為掩模，蝕刻部分含硅材料層。
文檔編號H01L21/308GK102810471SQ201210004040
公開日2012年12月5日 申請日期2012年1月4日 優先權日2011年5月30日
發明者李秀春, 陳逸男, 劉獻文 申請人:南亞科技股份有限公司