專利名稱：一種功率型負溫度系數熱敏電阻器的制造方法
技術領域：
本發明屬于電子技術領域，尤其涉及一種功率型負溫度系數熱敏電阻器的制造方法。
背景技術：
隨著通訊、電腦以及其周邊產品和家用電器不斷向片式化、小型化和數字化方向發展，對元器件的片式化、小型化的要求愈來愈迫切。近年來表面貼裝技術(SMT)迅速崛起，傳統的插裝電路逐步被SMT電路替代，絕大部分帶引線的電子元器件均已片式化。在電子電路電源部分(LED驅動板，熒光燈換流器，加熱器等)，開機的瞬間會產生一個比正常工作電流高出百倍的浪涌電流。功率型負溫度系數熱敏電阻器(簡稱PNTC)在常溫下阻值較大，可以抑制 開機瞬間的浪涌電流，并且在完成抑制浪涌電流作用以后，隨著熱敏電阻器本體溫度升高，其電阻值將下降到非常小的程度，消耗的功率可以忽略不計，從而保證線路的正常工作。例如，常溫下，在開機電路中串接10 Ω PNTC時，開機浪涌電流為:1 =220X1.414/(1+10) = 28(A)，比未使用 PNTC 時的 311A(I = 220X1.414/1 = 311(A))降低了 10多倍，有效地抑制了浪涌電流。開機后，由于PNTC迅速發熱、溫度升高，其電阻值會在毫秒級的時間內迅速下降到一個很小的級別，一般只有零點幾歐的大小，相對于傳統的固定阻值限流電阻而言，這意味著電阻上的功耗因為阻值的下降隨之降低了幾十到上百倍，因此這種設計非常適合對轉換效率和節能有較高要求的產品，如開關電源。斷電后，PNTC隨著自身的冷卻，電阻值會逐漸恢復到標稱零功率電阻值，恢復時間需要幾十秒到幾分鐘不等。下一次啟動時，又按上述過程循環。傳統的功率型熱敏電阻采用插件引腳型結構，產品直徑體積大、尺寸高、質量重，不利于整機小型化、輕薄化；人工組裝成本高，組裝效率低，不利于大規模工業化生產；材料電阻率及熱敏感指數低，意味著最大電流時近似電阻較大。

發明內容
本發明實施例的目的在于提供一種功率型負溫度系數熱敏電阻器，旨在解決現有熱敏電阻器最大電流時近似電阻較大的問題。本發明實施例是這樣實現的，一種功率型負溫度系數熱敏電阻器的制造方法，所述方法包括以下步驟:調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比)；將調配好的熱敏陶瓷粉料與粘合劑、溶劑、增塑劑、分散劑混合，并磨成漿料；流延所述漿料使之成型為膜帶，從所述膜帶裁切出所需尺寸的空白膜片；于所述空白膜帶上印刷內電極，制成熱敏電阻膜片；
先疊置作為上蓋的多片空白膜片，接著疊置多片熱敏電阻膜片，再疊置作為下蓋的多片空白膜片，由疊置后的空白膜片及熱敏電阻膜片構成熱敏電阻生坯；將所述熱敏電阻生坯切割成多個熱敏電阻單體，對所述熱敏電阻單體排膠后燒結；于所述熱敏電阻單體兩端上端電極。本發明實施例通過調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比)，由此構成高電阻率、高B值材料，有效降低最大電流時近似電阻，提高最大穩態電流。


圖1是本發明實施例提供的熱敏電阻器的結構示意圖(切口剖面)；圖2是本發明實施例提供的熱敏電阻器的結構示意圖(長軸剖面)；圖3是本發明實施例提供的熱敏電阻器的等效電路原理圖；圖4是空白 旲片的結構不意圖；圖5是熱敏電阻膜片的結構示意圖；圖6是本發明實施例提供的功率型負溫度系數熱敏電阻器的制造方法的實現流程圖；圖7是帶切割線的膜片的結構示意圖。
具體實施例方式為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。本發明實施例通過調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比)，由此構成高電阻率、高B值材料，有效降低最大電流時近似電阻，提高最大穩態電流。下面結合具體實施例對本發明的實現進行詳細描述。如圖1、2所示，本發明實施例提供的功率型負溫度系數熱敏電阻器包括左端電極11以及與所述左端電極11相對的右端電極12，所述左端電極11與右端電極12間依次疊置有下蓋13、多片熱敏電阻膜片14及上蓋15。因采用疊層片式結構，具有相同穩態電流的疊層片式熱敏電阻器面積較插裝電阻器小60%以上，可以大大節省整機面積；實現PCB兩面貼裝，避免穿孔，方便布線；SMD結構，適合高密度表面貼裝。另外，本疊層片式熱敏電阻器高度不及插裝電阻器高度的1/5，有利于電子裝置輕薄化。本發明實施例中所述上蓋13和下蓋15均由多片空白膜片10依次疊置而成，所述空白膜片10為摻有四氧化三鈷、二氧化錳、氧化鎳及三氧化二鋁的熱敏陶瓷膜片，如圖4所示。因四氧化三鈷、二氧化錳、氧化鎳及三氧化為高電阻率、高B值材料，能有效降低本疊層片式熱敏電阻器最大電流時近似電阻，提聞最大穩態電流。此外，為降低燒結溫度，保護熱敏電阻膜片，還可將摻有玻璃體、三氧化二鉍、四氧化三鈷、二氧化錳、氧化鎳及三氧化二鋁的熱敏陶瓷膜片作為空白膜片10。在此增摻了玻璃體和三氧化二鉍，還有助于加強瓷體強度，其中所述玻璃體:三氧化二鉍(質量比)優選為
I: 2，所述玻璃體與三氧化二鉍質量之和占熱敏陶瓷粉料總質量比為5 15%。通常，所述熱敏電阻膜片14為疊印有內電極16的空白膜片10，如圖5所示。疊置時，使相鄰熱敏電阻膜片的內電極交錯，其等效電路并聯，如圖3所示。這樣有助于降低開機后本熱敏電阻器的阻值，更加節能。本發明實施例在熱敏電阻器除端電極外的其余瓷體上形成均勻致密、耐濕的防護層17，有效解決了產品在電鍍過程中導致的擴散及性能變差的問題，使產品更易于進行電鍍鎳、錫處理，大大提高了產品焊接可靠性。當然，采用上述熱敏電阻器的電子裝置體積小，重量輕，功耗更小。圖6示出了本發明實施例提供的功率型負溫度系數熱敏電阻器的制造方法的實現流程，詳述如下。在步驟SlOl中，調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比);本發明實施例通過調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中Co3O4: MnO2: NiO: AL2O3 (摩爾比)為 30 60%: 40 70%: 10 30%: 5 20%。此配比的熱敏陶瓷粉料為高電阻率、高B值材料，能有效降低所制疊層片式熱敏電阻器最大電流時近似電阻，提聞最大穩態電流。為降低熱敏電阻單體的燒結溫度，保護熱敏電阻膜片，還可將玻璃體和三氧化二鉍摻入上述熱敏陶瓷粉料。此處增摻的玻璃體和三氧化二鉍還有助于加強瓷體強度，其中所述玻璃體:三氧化二鉍(質量比)優選為1: 2，所述玻璃體與三氧化二鉍質量之和占熱敏陶瓷粉料總質量比為5 15%。當然，上述熱敏陶瓷粉料還包含一些常用的組份，如SiO2
坐寸ο在步驟S102中，將調配好的熱敏陶瓷粉料與粘合劑、溶劑、增塑劑、分散劑混合，并磨成漿料；本發明實施例將調配好的熱敏陶瓷粉料與粘合劑、溶劑、增塑劑、分散劑混合，并球磨成粘度為50 1500Pa.s的漿料。其中，所述熱敏陶瓷粉料:粘合劑:溶劑:增塑劑:分散劑(質量比)為100: (5 20): (80 150): (5 20): (0.5 4);所述粘合劑為聚乙烯醇縮丁醛樹脂(B-7856);所述溶劑為醋酸正丙脂與異丁醇按重量比(50 90): (20 50)配制的混合物；所述增塑劑為鄰苯二甲酸二辛脂(DOP);所述分散劑為乙二酸二甲脂(DMH)。上述各組份均為外購，易得。在步驟S103中，流延所述漿料使之成型為膜帶，從所述膜帶裁切出所需尺寸的空白月吳片；本發明實施例先將配制好的漿料抽真空過200 350目篩網除顆粒和氣泡，靜置15 24小時。接著將漿料置于制帶桶內，在PET載帶上進行流延成型，經過50 85°C的烘箱10 20min烘干，得到厚度為10 60 μ m膜帶。然后從制好的膜帶裁切出所需尺寸的空白膜片，如裁切出200*200mm2的空白膜片。其中，PET載帶較其它載帶(如鋼帶)利于得到厚度薄的膜帶。在步驟S104中，于所述空白膜帶上印刷內電極，制成熱敏電阻膜片；本發明實施例將裁切好的空白膜片10印刷成功率型熱敏電阻膜片14(見圖5)和帶切割線18的膜片(見圖7)。具體地，由高精度絲印機按要求在所述空白膜帶10上印刷內電極16，經50 80°C的烘箱10 30min烘干內電極16。如此印制出的內電極阻值精度高，成本低。其中，本功率型熱敏電阻膜片14的內電極采用Ag-Pt漿料，該漿料中Ag: Pt (質量比)為(30 90): (10 70)。在此采用Ag-Pt漿料印制內電極16，有助于提高各熱敏電阻膜片14的可靠性。在步驟S105中，先疊置作為上蓋的多片空白膜片，接著疊置多片熱敏電阻膜片，再疊置作為下蓋的多片空白膜片，由疊置后的空白膜片及熱敏電阻膜片構成熱敏電阻生坯；本發明實施例將多片空白膜片10及熱敏電阻膜片14疊壓成一功率型熱敏電阻生坯，此處疊壓指的是每疊一層膜片壓一次。具體地，先疊一層印有切割線18的膜片，以便后續切割；接著疊置作為上蓋13的多片空白膜片至0.30 0.60mm ;然后按要求疊多片熱敏電阻膜片14 ;再疊置作為下蓋15的多片空白膜片至設計高度。在此由疊置后的空白膜片及熱敏電阻膜片構成熱敏電阻生坯。應當注意的是，將多片熱敏電阻膜片14疊置在一起時，使相鄰熱敏電阻膜片的內電極交錯，即使其等效電路為并聯電路，此結構的電路利于降低開機后的功耗。在步驟S106中，將所述熱敏電阻生坯切割成多個熱敏電阻單體，對所述熱敏電阻單體排膠后燒結；本發明實施例將前述熱敏電阻生坯切割成多個熱敏電阻單體，對各熱敏電阻單體排膠后燒結。其中，排膠溫度優選為300 400°C，燒結溫度優選為900 1000°C，如此低的燒結溫度使內電極不易受損。為便于熱敏電阻單體表面處理及上端電極，需對燒結后的熱敏電阻單體進行倒角處理即去除棱角及毛刺，使其表面光滑。熱敏電阻單體倒角后，還可在其側面涂敷防護層。該防護層可以是玻璃、絕緣陶瓷材料、酚醛樹脂、環氧樹脂、硅樹脂等的一種或多種，例如于熱敏電阻單體側面涂覆玻璃后即形成玻璃包封層。在步驟S107中，于所述熱敏電阻單體兩端上端電極；本發明實施例需在熱敏電阻單體兩端上端電極，其由專用涂銀機完成。先根據產品尺寸選擇合適的涂銀硅膠板，將端電極涂印在熱敏電阻單體兩端，然后經燒銀完成端電極制作，在此將該層端電極稱作“銀端頭”21。為保護熱敏電阻器內部結構，于“銀端頭”21表面鍍一鎳阻擋層22。此外，還可于鎳阻擋層22表面鍍一錫焊層23，便于本熱敏電阻器焊接，如圖2所示。本發明實施例通過調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比)，由此構成高電阻率、高B值材料，有效降低最大電流時近似電阻，提高最大穩態電流。為降低燒結溫度，保護熱敏電阻膜片，還可于所述熱敏陶瓷粉料中增摻了玻璃體和三氧化二鉍，亦助于加強瓷體強度。此外,于空白膜帶上印刷內電極,印制出的內電極阻值精度高,成本低。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種功率型負溫度系數熱敏電阻器的制造方法，其特征在于，所述方法包括以下步驟: 調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷:二氧化錳:氧化鎳:三氧化二鋁為30 60%: 40 70%: 10 30%: 5 20% (摩爾比)； 將調配好的熱敏陶瓷粉料與粘合劑、溶劑、增塑劑、分散劑混合，并磨成漿料； 流延所述漿料使之成型為膜帶，從所述膜帶裁切出所需尺寸的空白膜片； 于所述空白膜帶上印刷內電極，制成熱敏電阻膜片； 先疊置作為上蓋的多片空白膜片，接著疊置多片熱敏電阻膜片，再疊置作為下蓋的多片空白膜片，由疊置后的空白膜片及熱敏電阻膜片構成熱敏電阻生坯； 將所述熱敏電阻生坯切割成多個熱敏電阻單體，對所述熱敏電阻單體排膠后燒結； 于所述熱敏電阻單體兩端上端電極。
2.如權利要求1所述的方法，其特征在于，于所述熱敏陶瓷粉料中摻入玻璃體及三氧化二鉍。
3.如權利要求1或2所述的方法，其特征在于，所述熱敏陶瓷粉料:粘合劑:溶劑:增塑劑:分散劑(質量比)為100: (5 20): (80 150): (5 20): (0.5 4)。
4.如權利要求3所述的方法，其特征在于，所述粘合劑為聚乙烯醇縮丁醛樹脂(B-7856)，所述溶劑為醋酸正丙脂與異丁醇按重量比(50 90): (20 50)配制的混合物，所述增塑劑為鄰苯二甲酸二辛脂(DOP)，所述分散劑為乙二酸二甲脂(DMH)。
5.如權利要求3所述的方法，其特征在于，所述流延所述漿料使之成型為膜帶，從所述膜帶裁切出所需尺寸的空白膜片的步驟具體為: 將配制好的漿料抽真空過200 350目篩網除顆粒和氣泡，靜置15 24小時； 在PET載帶上進行流延成型，經過50 85°C的烘箱10 20min烘干，得到厚度為10 60 μ m膜帶； 從制好的膜帶裁切出所需尺寸的空白膜片。
6.如權利要求5所述的方法，其特征在于，將裁切好的空白膜片印刷成功率型熱敏電阻膜片和帶切割線的膜片； 所述功率型熱敏電阻膜片的內電極由Ag-Pt漿料印制而成，該漿料中Ag: Pt (質量比)為(30 90): (10 70)。
7.如權利要求6所述的方法，其特征在于，疊置多片熱敏電阻膜片時，使相鄰熱敏電阻膜片的內電極交錯，其等效電路并聯。
8.如權利要求7所述的方法，其特征在于，于疊置作為上蓋的多片空白膜片前，疊一層帶有切割線的膜片。
9.如權利要求7所述的方法，其特征在于，所述熱敏電阻單體燒結后倒角，并于其側面涂覆防護層。
10.如權利要求4 9中任一項所述的方法，其特征在于，所述端電極包括左端電極和右端電極；此兩端電極分別由涂印于所述熱敏電阻單體端面的銀端頭，依次電鍍于所述銀端頭表面的鎳阻擋層及錫焊層構成。
全文摘要
本發明適用于電子技術領域，提供了一種功率型負溫度系數熱敏電阻器的制造方法。該方法主要通過調配熱敏陶瓷粉料，使所述熱敏陶瓷粉料中四氧化三鈷∶二氧化錳∶氧化鎳∶三氧化二鋁為30～60％∶40～70％∶10～30％∶5～20％(摩爾比)，由此構成高電阻率、高B值材料，有效降低最大電流時近似電阻，提高最大穩態電流。為降低燒結溫度，保護熱敏電阻膜片，還可于所述熱敏陶瓷粉料中增摻了玻璃體和三氧化二鉍，亦助于加強瓷體強度。
文檔編號H01C7/04GK103208340SQ20121000864
公開日2013年7月17日 申請日期2012年1月12日 優先權日2012年1月12日
發明者李耀坤, 徐鵬飛, 李建輝, 朱建華, 劉季超, 李晶, 曹華春 申請人:深圳振華富電子有限公司