專利名稱：半導體器件及其制造方法
技術領域：
本發明通常涉及半導體器件以及制造半導體器件的方法。
背景技術：
在各種系統中采用半導體器件用于廣泛的多種應用。器件制造典型地牽涉一系列工藝步驟，包括在半導體基板晶片上使材料成層、對一個或多個材料層進行圖案化和刻蝕、 摻雜選擇的層以及清洗晶片。半導體制造商不斷尋求新的改進性能、降低成本和提高半導體器件容量的方式。 容量和成本改進可以通過縮小器件尺寸來實現。例如，在溝槽電容器的情況下，通過減小諸如電容器和晶體管的存儲器單元部件的尺寸，越來越多的單元可以裝配到芯片上。尺寸減小導致了芯片的更大的存儲器容量。成本減小通過規模經濟來實現。不幸地，當器件部件尺寸減小時，性能可能受損。因此，使性能與其他制造約束進行平衡是一種挑戰。

發明內容
根據本發明的實施例，公開了一種用于制造半導體器件的方法。該方法包括在基板中形成溝槽，利用第一半導體材料部分地填充溝槽，沿第一半導體材料的表面形成界面， 以及利用第二半導體材料填充溝槽。根據本發明的另一實施例，公開了一種半導體器件。該半導體器件包括沿溝槽的側壁布置的第一電極和布置在第一電極上的電介質。該半導體器件進一步包括至少部分地填充溝槽的第二電極，其中第二電極包括第二電極內的界面。


為了更完整地理解本發明及其優點，現在參照結合附圖進行的以下描述，在附圖中
圖Ia示出了常規溝槽電容器的橫截面視圖Ib示出了示出孔隙(void)的常規溝槽電容器的橫截面視圖2至7c示出了根據本發明的實施例的處于各個制造階段的溝槽電容器的橫截面視圖；以及
圖8a至Sc示出了本發明的實施例的流程圖。
具體實施方式
下面詳細討論目前優選的實施例的實現和使用。然而，應當明白，本發明提供了許多可應用的發明概念，其可以在廣泛的多種具體背景下實施。所討論的具體實施例僅說明了用于實現和使用本發明的具體方式，而并非限制本發明的范圍。將在具體背景即溝槽電容器下關于實施例來描述本發明。然而，本發明也可以應用于溝槽晶體管或者其他具有溝槽的半導體器件。圖Ia示出了常規溝槽電容器100。可以通過在基板105中形成溝槽110來形成溝槽電容器100。可以沿溝槽110的側壁115和底表面116形成第一電極或外電極120。可以在第一電極120上形成介電層130。可以通過在介電層130上填充溝槽110來形成第二電極或內電極140。第二電極140可以是摻雜的無定形硅或者摻雜的多晶硅。利用無定形硅或多晶硅填充溝槽110可能在溝槽110的中間形成假想線(seem line)或者孔隙序列145。 當填充溝槽110時，在無定形硅或多晶硅一起生長的位置形成了假想線或者孔隙序列145。可以使無定形硅或多晶硅退火到600 °C以上的溫度，即典型地到約900 °C或更高的溫度。退火可以改變無定形硅或多晶硅的結晶結構并且可能創建孔隙150，如圖Ib中所示。孔隙150可以主要沿其中這些層一起生長的中心線145創建。如圖Ib中可見，孔隙 150可以朝向溝槽110的側壁115和底表面116移動，同時多晶硅再結晶。孔隙150可以最終沿溝槽110的側壁115和底表面116聚集在介電層130處，從而對溝槽電容器100的電性質和可靠性具有負面的影響。通過本發明的實施例，通常解決或規避了這些和其他問題，并且通常實現了技術優點。在一個實施例中，可以在溝槽的半導體填充內形成界面。該界面可以防止孔隙移動到溝槽的側壁和/或底表面。該界面可以用作孔隙陷阱。防止孔隙移動到溝槽的側壁和/ 或底表面改進了半導體器件的電性能和可靠性。在一個實施例中，該界面是晶界。可以通過利用形成第二電極的至少兩種半導體填充材料來填充溝槽而生成晶界。半導體填充材料可以是在兩個工藝步驟中沉積的相同材料。在一個實施例中，界面是薄隔離層。該薄隔離層可以是厚度小于約3 nm的氮化物或氧化物。在一個實施例中，薄隔離層可以在應用高溫工藝之后形成島狀物(island)的氧化物層。島狀物可以具有與珍珠項鏈類似的形式。實施例的一個優點在于不論溝槽設計如何，可以避免沿溝槽的側壁和底表面在介電層上的孔隙。實施例的另一優點在于半導體填充材料可以不摻雜有具體的摻雜材料和/或具體的摻雜濃度以便抑制孔隙的移動。圖2至7b示出了根據本發明的實施例的處于各個制造階段的溝槽電容器的橫截面視圖。圖2示出了包括基板205上的焊盤堆疊220的工件200。基板205可以是硅(Si)、 硅-鍺(SiGe )、砷化鎵(GaAs )、磷化銦(InP )、碳化硅(SiC )等。基板可以是例如體(buIk )硅或者絕緣體上硅(SOI)。焊盤堆疊220可以是焊盤氧化物、焊盤氮化物或者多層材料堆疊。 可以應用已知的方法來結構化焊盤堆疊220。焊盤堆疊220可以被開口并且溝槽210可以形成到基板205中。例如，可以通過應用反應離子刻蝕(RIE)或者類似的工藝來形成溝槽。 溝槽包括側壁215和底表面216。可以在刻蝕工藝完成之后沖洗溝槽210。如圖3中所示，可以在溝槽側壁215和底表面216中形成第一電極230。可以通過將摻雜劑注入到溝槽210的側壁215和底表面216中來形成第一電極230。可以通過氣相摻雜、擴散或者通過使用摻雜的體材料來形成第一電極230。可替選地，可以通過沉積諸如摻雜的多晶硅的導電材料而沿溝槽210的側壁215和底表面216且在溝槽210的側壁215 和底表面216上形成第一電極230。第一電極230可以是n或p摻雜的。現在參照圖4，可以沿第一電極230且在第一電極230上形成介電層240。介電層 240可以包括單個層或多個層。介電層240可以是節點電介質。節點電介質可以是氧化物、 氮化物、高k電介質材料或者它們的組合。節點電介質可以例如是諸如氧化物氮化物氧化物(ONO)的多層電介質。可替選地，節點電介質可以是ON、ONON或者任何其他類型的氧化物/高k/氮化物堆疊。介電層240的厚度可以根據最大擊穿電壓要求進行選擇。例如，介電層240可以厚為約2 nm至約50 nm。對于高電壓應用，介電層240可以厚為約100 nm或更大。如圖5-7b中所示，可以在溝槽中形成第二電極250/270。第二電極250/270可以填充整個溝槽210或者可以僅填充溝槽210的一部分。如果第二電極250/270僅填充溝槽 210的一部分，則溝槽210的剩余部分可以填充有與第二電極250/270的材料不同的填充材料。第二柵電極250/270可以是諸如金屬的導電材料、半導體材料或者摻雜的半導體材料。如圖5中所示，可以利用第一半導體材料250將溝槽填充到高達第一厚度。硅材料250的第一厚度可以包括約10%至90%的溝槽填充。一方面，硅材料250可以至少厚到足以使得孔隙不能過于接近溝槽的側壁/底表面215/216。另一方面，在形成硅材料250之后，溝槽210仍可以包括用于進一步沉積硅材料的開口。例如，對于I Pm的溝槽開口，第一半導體材料250的厚度可以大約為50 nm至450 nm。第一半導體材料250可以退火到再結晶溫度以上的溫度，例如退火到約800 1或更高的溫度。第一半導體材料250可以在退火時收縮并且改變其結晶結構。由于第一半導體材料250未完全填充溝槽，因此可能未創建孔隙或者僅創建少量孔隙。現在參照圖6a和7a，在使第一半導體材料250退火之后，在一個實施例中可以利用第二半導體材料270填充溝槽210。第二半導體材料270可以完全填充溝槽，從而沿中心線創建假想線或者孔隙序列。第二半導體材料270可以被退火到結晶溫度以上的溫度，例如退火到約800 1或更高的溫度。第二半導體材料270可以在退火時改變其結晶結構。通過主要沿假想線275的結晶結構中的體積改變，可以創建額外的孔隙。孔隙280可以朝向溝槽210的側壁215和底表面216移動但是在由晶界形成的界面260處被捕捉。由于先前的退火，在第一半導體材料250的表面上形成了晶界。孔隙280可以在界面260處而非在溝槽210的側壁215和底表面216上的介電層240處聚集或匯集。在第一半導體材料250 中可以未發現孔隙280或者可以以顯著減小的方式發現孔隙280。第一半導體材料250和第二半導體材料270可以是相同的材料或不同的材料。第一和第二半導體材料250/270可以是硅、鍺、氮化鎵(GaN)、SiC、GaAs等。第一和第二半導體材料250/270可以被形成為摻雜的或未摻雜的半導體材料。第一和第二半導體材料 250/270可以被沉積為無定形或者結晶半導體材料。在一個實施例中，第二半導體材料270可以將溝槽210僅填充到高達第二厚度。在使第二半導體材料退火之后，利用第三半導體材料將溝槽填充到高達第三厚度并且隨后對該溝槽退火。溝槽可以完全填充有若干半導體材料層,它們中的每個被沉積到高達特定的厚度并且隨后被退火。這樣的工藝可以形成具有若干晶界界面的第二柵電極。
現在參照圖6b和7b_7c，在形成第一硅材料250之后，形成薄隔離層作為界面 260。薄隔離層260可以包括例如氧化物或氮化物。薄隔離層260可以厚為小于約3 nm，或者可替選地，厚為約O. 5 nm至約3 nm。第一和第二半導體材料250/270以及薄隔離層260可以退火到結晶溫度以上的溫度，例如退火到約800 1或更高的溫度。在結晶溫度以上，半導體材料可以再結晶。通過主要在第二半導體材料270中的體積改變，可以創建額外的孔隙280。孔隙280可以朝向溝槽 210的側壁215和底表面216移動但是可以停止在薄隔離層260處。孔隙280不能在接近溝槽210的側壁215或底表面216的介電層240處聚集。在一個實施例中，薄隔離層260是氮化物，第一和第二半導體材料可以穿過該氮化物電連接。在一個實施例中，薄隔離層260是在約1000 °C或更高的溫度下形成島狀物265的氧化物。兩種半導體材料250/270可以重組并且可以在島狀物265之間的區域中電連接。 孔隙280保持在界面260處并且可以不朝向溝槽210的側壁215和底表面216移動，因為半導體材料的再結晶和/或孔隙280的移動在形成島狀物265之前完成。孔隙280可以由島狀物265釘住。這在圖7c中示出。在一個實施例中，第二半導體材料可以將溝槽僅填充到高達第二厚度。第二薄隔離層在第二半導體材料上形成。在第二薄隔離層上將第三半導體材料形成到高達第三厚度。在第三半導體材料上形成第三薄隔離層，諸如此類。在使層堆疊退火以形成第二柵電極之前，溝槽可以填充有若干半導體材料層和若干薄隔離層。這樣的工藝可以形成具有若干界面的分層的第二柵電極。在一個實施例中，所有薄隔離層是氧化物層，或者所有薄隔離層是氮化物層。可替選地，薄隔離層是氧化物和氮化物層的組合。在一些實施例中，分層的第二柵電極可以包括晶界、薄氮化物層、薄氧化物層或者它們的組合。圖8a示出了用于包括晶界界面260的第二柵電極250/270的沉積工藝的實施例的流程圖。工件200可以在沉積或生長介電層240之后被放在化學汽相沉積(CVD)設備的工
藝室中。在步驟300中，在低壓CVD(LPCVD)工藝中利用無定形或多晶硅將溝槽210填充到第一厚度。可替選地，可以使用其他沉積工藝，諸如例如原子層沉積(ALD)、類ALD的工藝或者等離子體增強CVD (PECVD)0溝槽210可以暴露于一種或多種揮發性前體(precursor)， 這些前體可以在溝槽中反應和/或分解以產生期望的沉積物。也可能產生揮發性副產物， 其可以由穿過反應室的氣流去除。可以使用硅烷(SiH4)來形成無定形或多晶硅。該反應可以是SiH4_>Si+2 H2。可以使用約600 °C以下的溫度(例如，從約500 °C至約560 °C的溫度)和1000毫托以下的壓力來沉積無定形娃。利用快速熱CVD (RTCVD)工藝,可以高達約650 °C沉積無定形娃。可以使用約600 °C以上的溫度(例如，從約610 °C至約650 °C的溫度)和1000毫托以下的壓力來沉積多晶硅。RTCVD多晶硅工藝可以在約650 °C以上的溫度下運行。在步驟310中，使設置的硅退火到結晶溫度以上的溫度(例如800 °C或更高)，導致硅的收縮。這降低了在完全填充溝槽之后額外的孔隙創建的趨勢。在步驟320中，如果沉積無定形硅，則工藝室中的溫度可以降低到約600 °C以下，例如從約500 °C到約560 1的溫度。如果沉積多晶硅，則溫度可以降低到約600 °C以上， 例如從約610 °C到約650 1的溫度。第二硅沉積工藝可以完全填充溝槽210并且可以沿中心線275創建孔隙。在步驟330中，可以再次使該硅退火到結晶溫度以上的溫度，例如約800 °C或更高的溫度。該硅再結晶并且可能形成額外的孔隙280。孔隙280可以朝向溝槽的側壁215 和底表面216移動但是在晶界界面260處被捕捉。孔隙可以不移動到溝槽210的側壁215 或底表面216。在可選的工藝步驟340中，重復地進行硅層的形成和退火，從而形成具有多個硅層和若干晶界界面的第二電極。圖8b示出了用于包括氧化物界面260的第二柵電極250/270的沉積工藝的實施例的流程圖。工件200在沉積介電層240之后被放在化學汽相沉積(CVD)設備的工藝室中。在步驟400中，在低壓CVD (LPCVD)工藝中利用無定形或多晶硅將溝槽210填充到高達第一厚度。可替選地，可以使用其他沉積工藝，諸如例如ALD或類ALD的工藝。可以使用娃燒(SiH4)來形成無定形或多晶娃。該反應可以是SiH4_>Si+2 H2。可以使用約600 °C以下的溫度(例如，從約500 °C至約560 °C的溫度)和約1000毫托以下的壓力來沉積無定形娃。利用RTCVD工藝,可以高達約650 °C沉積無定形娃。可以使用約600 V以上的溫度(例如，從約610 °C至約650 V的溫度)和約1000毫托以下的壓力來沉積多晶硅。RTCVD多晶硅工藝可以在約650 °C以上的溫度下運行。可以通過關閉源氣體硅烷來控制第一硅材料250的厚度。在步驟410中，將薄氧化硅層260沉積在第一硅層250的表面上。在一個實施例中，使用硅烷和氧氣來形成薄氧化硅層260。該反應可以是SiH4+02->Si02+ 2 H2。在一個實施例中，通過使用二氯硅烷(SiCl2H2)和一氧化二氮(N2O)來形成薄氧化硅層260。該反應可以是SiCl2H2 + 2 N20->Si02+2N2+2 HCl0在一個實施例中，通過在約500 °C或更高的溫度下使例如02、03、N20的氧前體流到室中來形成薄氧化物層260。可以在不從工藝室中取出工件200的情況下通過打開工藝氣體來形成薄氧化物層260。在形成具有期望厚度的薄氧化物層260之后，可以關閉工藝氣體并且可以使用惰性氣體來凈化(purge)工藝室。在凈化工藝室之后，在薄氧化物層260上沉積第二無定形或多晶硅。可以通過再次打開源氣體硅烷來形成第二硅材料270，直至溝槽210完全填充有第二硅材料270 (原位工藝)為止。這在步驟420中示出。在可替選實施例中，硅和薄氧化物層的沉積可以在不同的反應室中完成(異位(ex-situ)工藝)。在步驟430中，使第一和第二硅和薄氧化物層退火到約800 1或更高的溫度。第一和第二硅材料250/270再結晶并且可能創建額外的孔隙280。孔隙280主要沿假想線275 創建并且朝向溝槽210的側壁215和底表面216移動但是在薄氧化物層260處被捕捉。僅僅只要硅再結晶，孔隙280可以移動。如果完成再結晶工藝(這典型地以約800 1或更高退火數秒而發生)，則孔隙280不再移動。在約900 °C以上的溫度下，薄氧化物層260可以形成島狀物，使得第一和第二硅材料250/270可以物理且電連接。即使在第一和第二硅材料 250/270連接之后，孔隙280將不朝向側壁215或底表面216移動，因為再結晶已經完成。
在一個實施例中，沉積步驟420利用第二硅材料270將溝槽210僅填充到高達第二厚度。可以在第二硅材料270上沉積或生長第二薄氧化物層。可以在第二薄氧化物層上形成第三硅材料，諸如此類。如步驟440中所示，如果期望，可以重復該工藝以形成分層的第二柵電極。圖8c示出了用于包括氮化物界面260的第二柵電極250/270的沉積工藝的實施例的流程圖。工件200在沉積介電層240之后被放在化學汽相沉積(CVD)設備的工藝室中。在步驟500中，在低壓CVD (LPCVD)工藝中利用無定形或多晶硅250將溝槽210 填充到高達第一厚度。可替選地，可以使用其他沉積工藝，諸如例如ALD或類ALD的工藝。可以使用娃燒(SiH4)來形成無定形或多晶娃。該反應可以是SiH4_>Si+2 H2。可以使用約600 °C以下的溫度(例如，從約500 °C至約560 °C的溫度)和約1000毫托以下的壓力來沉積無定形娃。利用RTCVD工藝,可以高達約650 °C沉積無定形娃。可以使用約600 V以上的溫度(例如，從約610 °C至約650 V的溫度)和約1000毫托以下的壓力來沉積多晶硅。RTCVD多晶硅工藝可以在約650 °C以上的溫度下運行。可以通過關閉源氣體硅烷來控制第一硅材料250的厚度。在步驟510中，將薄氮化娃層沉積在第一娃層250的表面上。在一個實施例中，使用硅烷和氨(NH3)作為工藝氣體來形成薄氮化硅層260。該反應可以是3 SiH4+ 4 NH3->Si3N4+ 12 H2。也可以使用二氯娃燒(SiCl2H2)和氨來沉積氮化娃。該反應可以是 3SiCl2H2+4 NH3->Si3N4+6 HC1+6 H2。可以在不從工藝室中取出工件200的情況下通過打開工藝氣體來形成薄氮化硅層260。在形成具有期望厚度的薄氮化物層260之后，可以關閉工藝氣體并且可以使用惰性氣體來凈化工藝室。可以通過使NH3在約700 °C至約1100 °C的溫度下流到處于低或者大氣壓力的工藝室中來生長薄氮化硅層260。在凈化工藝室之后，在薄氮化硅層260上沉積第二無定形或多晶硅270。可以通過再次打開源氣體硅烷來形成第二硅材料270，直至溝槽210完全填充有第二硅材料270 (原位工藝)為止。這在步驟520中示出。在可替選實施例中，硅和薄氮化硅層的沉積可以在不同的反應室中完成(異位工藝)。在步驟530中，使第一和第二硅材料250/270和薄氮化物層260退火到結晶溫度以上的溫度，例如約800 1或更高的溫度。第一和第二硅材料再結晶并且可能創建額外的孔隙280。孔隙280主要沿假想線275創建并且朝向溝槽210的側壁215和底表面216移動但是在薄氮化物層260處被捕捉。第一和第二硅材料250/270可以穿過薄氮化物層260 電連接。在一個實施例中，沉積步驟520確實利用第二硅材料270將溝槽210僅填充到高達第二厚度。可以在第二硅材料270上沉積或生長第二薄氮化物層。可以在第二薄氮化物層上形成第三硅材料，諸如此類。如步驟540中所示，如果期望，可以重復該工藝以形成分層的第二柵電極。盡管已詳細描述了本發明及其優點，但是應當理解，在不偏離如所附權利要求限定的本發明的精神和范圍的情況下，在這里可以進行各種改變、替換和變更。此外，本發明的范圍不旨在限于說明書中描述的工藝、機器、制造、物質組分、裝置、方法和步驟的特定實施例。如本領域的一位普通技術人員將根據本發明的公開內容而容易明白的，根據本發明可以利用執行與在這里描述的對應實施例基本上相同的功能或者實現與之基本上相同的結果的、現存的或者以后將開發的工藝、機器、制造、物質組分、裝置、方法或步驟。因此，所附權利要求旨在在其范圍內包括這樣的工藝、機器、制造、物質組分、裝置、方法或步驟。
權利要求
1.一種用于制造半導體器件的方法，所述方法包括在基板中形成溝槽；利用第一半導體材料部分地填充所述溝槽；沿所述第一半導體材料的表面形成界面；以及利用第二半導體材料填充所述溝槽。
2.根據權利要求I所述的方法，其中沿所述第一半導體材料的表面形成所述界面包括在所述第一半導體材料的表面上形成薄層。
3.根據權利要求2所述的方法，其中所述薄層的厚度小于2nm。
4.根據權利要求2所述的方法，其中所述薄層是氧化硅或氮化硅。
5.根據權利要求I所述的方法，其中沿所述第一半導體材料的表面形成所述界面包括在所述第一半導體材料的表面上形成晶界。
6.根據權利要求5所述的方法，進一步包括在形成所述第二半導體材料之前、期間或之后在約800 °C或更高的溫度之上使所述第一半導體材料退火。
7.根據權利要求2所述的方法，進一步包括在約9001的溫度之上使所述薄隔離層退火。
8.根據權利要求I所述的方法，其中利用所述第一半導體材料部分地填充所述溝槽以及利用所述第二半導體材料填充所述溝槽包括沉積無定形硅或多晶硅。
9.根據權利要求4所述的方法，其中形成所述薄隔離層包括使用O2或N2O沉積或生長氧化物或者使用NH3形成氮化物。
10.根據權利要求I所述的方法，其中利用所述第一半導體材料部分地填充所述溝槽包括利用所述第一半導體材料全部覆蓋所述溝槽的側壁和底表面。
11.一種半導體器件，包括沿溝槽的側壁布置的第一電極；布置在所述第一電極上的電介質；以及至少部分地填充所述溝槽的第二電極，其中所述第二電極包括所述第二電極內的界面。
12.根據權利要求
13.根據權利要求
14.根據權利要求連續的層形成島狀物。
15.根據權利要求的多晶硅。
16.根據權利要求或氧化硅的薄層。
17.根據權利要求11所述的半導體器件，其中所述界面包括氮化硅或氧化硅的薄層。 12所述的半導體器件，其中氮化硅或氧化硅的薄層小于2 nm厚。13所述的半導體器件，其中氧化硅的薄層形成不連續的層，所述不13所述的半導體器件，其中所述第一電極和所述第二電極包括摻雜13所述的半導體器件，其中在所述第二電極中層疊具有多個氮化硅11所述的半導體器件，其中所述界面包括晶界。
18.—種電容器陣列,包括多個溝槽電容器，其中每個溝槽電容器包括第一電極、第二電極和電容器電介質， 其中所述第一電極在溝槽的側壁中或者在溝槽的側壁上形成，其中所述電容器電介質在所述第一電極上形成，其中所述第二電極在所述電容器電介質上形成，并且其中所述第二電極包括孔隙停止界面。
19.根據權利要求18所述的電容器陣列，其中所述孔隙停止界面包括晶界。
20.根據權利要求18所述的電容器陣列，其中所述孔隙停止界面包括薄氧化物層或薄氮化物層。
全文摘要
本發明涉及半導體器件及其制造方法。公開了一種用于制造半導體器件的方法和一種半導體器件。該方法包括在基板中形成溝槽，利用第一半導體材料部分地填充溝槽，沿第一半導體材料的表面形成界面，以及利用第二半導體材料填充溝槽。該半導體器件包括沿溝槽的側壁布置的第一電極和布置在第一電極上的電介質。該半導體器件進一步包括至少部分地填充溝槽的第二電極，其中第二電極包括第二電極內的界面。
文檔編號H01L21/02GK102592971SQ20121000954
公開日2012年7月18日 申請日期2012年1月13日 優先權日2011年1月14日
發明者M.斯塔特米勒, M.邁耶, S.龐普爾, W.萊納特 申請人:英飛凌科技股份有限公司