專利名稱：：半導體存儲器件及其制造方法、半導體器件的制作方法
技術領域：
：本發明涉及一種半導體存儲器件、半導體器件和制造半導體存儲器件的方法。具體地，本發明涉及一種其上安裝了ReRAM和DRAM的半導體存儲器件、半導體器件和制造半導體存儲器件的方法。
背景技術：
：為了保存數據，期待用于在單個半導體芯片上安裝易失性存儲器和非易失性存儲器的技術。例如，存在一種方法，其中，利用DRAM(動態隨機存取存儲器)作為緩存，將數據寫入到NAND閃速存儲器中。雖然已經加速了DRAM的傳輸速度，但是隨著其容量的增加，NAND閃速存儲器的傳輸速度降低。因此，在使用DRAM作為緩存來將數據寫入到NAND閃速存儲器的方法中，會產生如下問題。也就是，增加了并行寫入數據的NAND閃速存儲器的數目。而且，當寫入數據時，會消耗更多的電力。作為用于減小速度差的非易失性存儲器，寫入速度比NAND閃速存儲器的寫入速度快的ReRAM(電阻隨機存取存儲器)受到了關注。例如，非專利文獻I公開了當使用ReRAM作為緩存存儲器并采用將暫存在ReRAM中的數據順序地寫入到NAND閃速存儲器的方法時，在數據寫入時的電力損耗減少97%，并且可接受的原始比特誤碼率變為3.6倍。DRAM和ReRAM具有相同的MM(金屬-絕緣體-金屬)結構。因此，可以通過使用相同的材料同時制造它們。例如，專利文獻I(日本專利特開No.2008-282918(對應美國申請US2008280415A1))公開了一種結構其中，在電容元件和可變電阻元件之間，上電極和下電極中至少一個的材料是不同的而其余的材料是相同的，并且以相同的制造工藝制造。而且，專利文獻2(日本專利特開No.2010-55731(對應US專利US7，995，373B2))公開了一種技術，其中，在DRAM的存儲器單元陣列中，對于選定區域中的存儲器單元進行成型(forming),由此該存儲器單元變成非易失性存儲器單元。[專利文獻I]日本專利特開No.2008-282918[專利文獻2]日本專利特開No.2010-55731[非專利文獻I]M.Fukuda等，"3.6-TimesHigherAcceptableRawBitErrorRate,97%Lower-Power,NV-RAM&NAND-1ntegratedSolid-StateDrives(SSDs)withAdaptiveCodewordECC〃，ExtendedAbstractsofthe201OInternationalConferenceonSolidStateDevicesandMaterials(2010年關于固態器件和材料的國際信息處理會議的擴展摘要)，Tokyo,2010,ppll66-1167
發明內容上述文獻中的技術具有下面的問題。在非專利文獻I中，當ReRAM代替DRAM用作緩存存儲器時，不能充分地降低制造成本。要討論的情況是使用DRAM作為易失性存儲器，并且什么器件將被用作非易失性存儲器。根據專利文獻I和2，通過使用相同的材料形成電容元件和可變電阻元件并且通過允許部分地共享制造工藝，能夠使制造成本降低。然而，對于電容元件和可變電阻元件兩者都不能獲得足夠的性能。例如，要求增加DRAM的容量。因此，在結構方面，促使絕緣膜材料具有高k，并且已經增加了MM面積。另一方面，在ReRAM中，由于MM的寄生電容防止了ReRAM性能的提高，所以必須減小其容量。在將DRAM和ReRAM安裝在單個芯片上的情況下，要求一種能夠充分降低制造成本同時能夠充分保持電容元件和可變電阻元件兩者的性能的技術。參考要在下面的實施例中使用的附圖標記和符號，將說明解決問題的方式。為了使權利要求和實施例的對應關系清楚，將這些附圖標記和字符加上了圓括號。然而，這些附圖標記和符號不應該用來解釋在權利要求中描述的本發明的技術范圍。本發明的半導體存儲器件包括可變電阻型存儲器的可變電阻元件(I)；DRAM(動態隨機存取存儲器)的電容元件(101)。可變電阻型存儲器的可變電阻元件(I)具有第一深度(Dl)的柱型MIM(金屬-絕緣體-金屬)結構。DRAM的電容元件(101)具有第二深度(D2)的柱型MM結構，第二深度(D2)比第一深度(Dl)深。本發明的半導體器件包括半導體存儲器件(90，190)和信息處理電路(200)。半導體存儲器件(90，190)是上述的。信息處理電路(200)使用半導體存儲器件(90，190)處理信息。本發明的制造半導體存儲器件的方法包括以下步驟在襯底(40)上的層間絕緣層中設置具有第一深度(Dl)的第一開口(81);在層間絕緣層中設置具有比第一深度(Dl)深的第二深度(D2)的第二開口(181);在第一開口(81)的底部和側表面上形成可變電阻型存儲器的可變電阻元件(I)的第一下電極(13)，并且在第二開口(181)的底部和側表面上形成DRAM(動態隨機存取存儲器)的電容元件(101)的第二下電極(113);依次堆疊絕緣膜(84)和第二導電膜(85)，使得覆蓋層間絕緣層的表面、第一下電極(13)和第二下電極(113);以及通過在除了第一開口(81)和第二開口(181)內部以及其周圍之外的區域中，對層間絕緣層上的絕緣膜(84)和第二導電膜(85)進行蝕刻，在第一下電極(13)上分別形成可變電阻元件(I)的可變電阻層(12)和第一上電極(11)，以及在第二下電極(113)上分別形成電容元件(101)的絕緣膜(112)和第二上電極(111)。根據本發明，當在單個芯片上安裝DRAM和可變電阻型存儲器時，可以降低制造成本，同時保持電容元件和可變電阻元件的性能。圖1是示出根據本發明的第一實施例的半導體存儲器件的構造的實例的截面圖2是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖3是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖圖4是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖圖5是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖圖6是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖圖7是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖圖8是示出可變電阻存儲器部的電路構造的實例的電路圖9是示出圖8的電路構造的具體布局的截面圖10是示出根據本發明的第二實施例的半導體存儲器件的構造的實例的截面圖11是示出根據本發明的第三實施例的半導體存儲器件的構造的實例的截面圖12是示出制造根據本發明的第三實施例的半導體器件的方法的部分的截面圖13是示出制造根據本發明的第三實施例的半導體器件的方法的部分的截面圖；圖14是示出制造根據本發明的第三實施例的半導體器件的方法的部分的截面圖；和圖`15是示出根據本發明的每個實施例的半導體存儲器件和信息處理電路一起安裝在其上的半導體器件的構造的示意圖。具體實施方式現在，參考附圖，將描述根據本發明的半導體存儲器件、半導體器件和制造半導體存儲器件的方法的實施例。第一實施例參考附圖，將描述根據本發明的第一實施例的半導體存儲器件。圖1是示出根據本發明的第一實施例的半導體存儲器件的構造的實例的截面圖。該半導體存儲器件包括可變電阻型存儲器部90和DRAM部190。可變電阻型存儲器部90包括1T1R(1晶體管I電阻)型的可變電阻型存儲器單元。存儲器單元包含具有柱型的MIM(金屬-絕緣體-金屬)結構的可變電阻元件I;和晶體管2。而且，DRAM部190包括DRAM的存儲器單元。該存儲器單元包含具有柱型MM結構的電容元件101;和晶體管102。然而，在圖1中，在可變電阻型存儲器部90中示出了一個可變電阻型存儲器單元的結構，并且在DRAM部190中示出了DRAM的一個存儲器單元的結構。首先，將描述可變電阻型存儲器部90。在由元件隔離區40a圍繞的區域中，在半導體襯底40上形成了晶體管2。晶體管2包括柵極絕緣膜23;柵極22(字線)；漏極21；源極24;和側壁25。此外，與后面將要描述的晶體管102相比，晶體管2具有更高的耐壓。這是因為與晶體管102相比將更高的電壓施加到晶體管2上，并且更大的電流在晶體管2中流動。例如，通過使柵極絕緣膜23比柵極絕緣膜123厚，可以實現晶體管2的更高耐壓。替代地，通過其它現有方法(例如，通過使柵極更長)，也能夠實現更高耐壓。利用堆疊在襯底40上的層間絕緣層覆蓋晶體管2。該層間絕緣層是通過依次堆疊層間絕緣膜60，層間絕緣膜51、52、53、54和55，帽絕緣膜65，和層間絕緣膜56和57制成的。漏極21通過穿透層間絕緣膜60和層間絕緣膜51至54的接觸41、第一布線42和通孔43和44而耦合到可變電阻元件I。可變電阻元件I形成在從帽絕緣膜65的表面向層間絕緣層55延伸且具有第一深度Dl和直徑ΦI的第一開口81中。在第一開口81的底部上存在通孔44。而且，只要在成型中形成細絲(filament)，對直徑Φ1就沒有限制。從減小元件面積或寄生電容的方面考慮，優選的是直徑Φ1更小。可變電阻元件I具有柱型MM結構。該MM結構包括上電極11、可變電阻層12和下電極13。該MIM結構可以具有嵌入的電極14。將下電極13形成為覆蓋第一開口81的底部和內側表面。然而，可以將下電極13形成為不完全覆蓋該內側表面。在圖1的實例中，下電極13不完全覆蓋該內側表面。將可變電阻層12設置為覆蓋下電極13和第一開口81的上部內表面。將上電極11設置為覆蓋可變電阻層12。將嵌入電極14設置為覆蓋上電極11并填充在第一開口81中。嵌入電極14通過穿透層間絕緣層56的通孔46耦合到第二布線6(例如，位線)。源極24通過穿透層間絕緣膜60、層間絕緣膜51至55、帽絕緣膜65、層間絕緣膜56的接觸41a、第一布線42a和通孔43a、44a、45a和46a而耦合到公共線8(例如，地線)。利用層間絕緣膜57覆蓋第二布線6和公共線8的側表面。接下來，將描述DRAM部190。在由元件隔離區40a圍繞的區域中，晶體管102形成在半導體襯底40上。晶體管102包括柵極絕緣膜123、柵極122(字線)、漏極121、源極124和側壁125。如上所述，晶體管102的耐壓低于晶體管2的耐壓。利用堆疊在襯底40上的層間絕緣層覆蓋晶體管102。該層間絕緣層是通過依次堆疊層間絕緣膜60，層間絕緣膜51、52、53、54和55，帽絕緣膜65，和層間絕緣膜56和57制成的。漏極121通過穿透層間絕緣膜60和層間絕緣膜51至53的接觸141、第一布線142和通孔143耦合到電容元件101。電容元件101形成在具有第二深度D2和直徑Φ2、從帽絕緣膜65的表面向層間絕緣層55和54延伸的第二開口181中。在第二開口181的底部上存在通孔143。然而，第二深度D2比第一深度Dl深。對于直徑Φ2沒有限制。它可以大于直徑Φ1。替代地，它也可以與直徑ΦI—樣大，或者比直徑ΦI小。電容元件101具有柱型MIM結構。該MM結構包括上電極111、電容絕緣膜112和下電極113。該MM結構可具有嵌入電極114。將下電極113形成為覆蓋第二開口181的底部和內側表面。然而，可以將下電極113形成為不完全覆蓋該內側表面。在圖1的實例中，下電極113不完全覆蓋內側表面。將電容絕緣膜112設置為覆蓋下電極113和第二開口181的上部內表面。將上電極111設置為覆蓋電容絕緣膜112。將嵌入電極114設置為覆蓋上電極111并填充在第二開口181中。嵌入電極114通過穿透層間絕緣層56的通孔146耦合到第二布線106(公共線)。源極124通過穿透層間絕緣膜60和層間絕緣膜51的接觸141a耦合到位線108。利用層間絕緣膜52覆蓋位線108的側表面。如圖1所示，襯底40的表面區域和每個層在可變電阻型存儲器部90和DRAM部190兩者中都扮演相同的角色。優選的是，可變電阻型存儲器部90的可變電阻元件I和DRAM部190的電容元件101是使用相同的材料制成的。具體地，優選的是，使用與電阻元件101的上電極111、電容絕緣膜112和下電極113相同的材料，形成可變電阻元件I的上電極11、可變電阻層12和下電極13。通過使用相同的材料，可以同時地并且以低成本形成那些部件。上電極11和111和下電極13和113例如包含鈦(Ti)、氮化鈦(TiN)、鋁(Al)、鎳(Ni)、銅(Cu)、銅鋁(CuAl)、鉭(Ta)、氮化鉭(TaN)、鋯(Zr)、鉿(Hf)、鑰(Mo)、釕(Ru)、鉬(Pt)等。替代地，上電極11和111和下電極13和113可以是上述材料的堆疊結構。而且，絕緣膜(可變電阻層12和電容絕緣膜112)包含氧化鈦(Ti02)、氧化鐵(FeO)、氧化鎳(NiO)、氧化錯(ZrO2)、氧化銅(CuO)、氧化鉿(HfO2)、氧化鉭(Ta2O5)和氧化鶴(WO)0替代地，上述絕緣膜可以包括至少包含上述氮化物或硅酸鹽的單層膜或堆疊層膜。而且，鎢(W)、鋁(Al)和銅(Cu)可以用于接觸、通孔、嵌入式電極、布線等。根據需要，可以使用具有阻擋膜(例如，Ta、TaN)的堆疊層膜。而且，優選的是，將可變電阻元件I的上電極11(的端部)和電容元件101的上電極111(的端部)設置在同一平面上。換句話說，優選的是第一開口81的上端和第二開口181的上端在一個平面內。通過將它們設置在一個平面內，可以同時形成用來分別將上電極11、111和上層中的第二布線6和106耦合的通孔46和146。接下來，將給出操作根據本發明的第一實施例的半導體存儲器件的方·法的描述。將形成在可變電阻型存儲器部90中的柱型MIM作為可變電阻元件I操作如下。首先，為了進行成型，通過第二布線6，使正電壓施加到上電極11上，以使其具有較小的阻抗。此時，優選的是，將負載電阻(耦合到可變電阻元件I的晶體管2)耦合到可變電阻元件1，以便在電阻減小之后不會流動太大的電流。關于成型，可以通過晶體管2將正電壓施加到下電極13上，來代替上電極11。根據成型操作，在夾在上電極11和下電極13之間的可變電阻層12(絕緣膜)中形成低阻抗切換路徑(細絲)，用作可變電阻元件I。接下來，當從低電阻狀態切換到高電阻狀態時，將正電壓施加到上電極11上。此時，優選的是，減小負載電阻器(晶體管2)的電阻，使得可以比成型期間的狀態流動更大的電流。另一方面，當從高電阻狀態切換到低電阻狀態時，將正電壓施加到上電極11上。此時，將比切換到高電阻狀態期間的電壓高的電壓施加到上電極11上。而且，與成型的情況一樣，優選的是將負載電阻耦合到可變電阻元件1，以便在電阻減小之后不會有太大的電流流動。另外，可以將正電壓施加到下電極13，來代替上電極11。根據本實施例，形成在可變電阻型存儲器部90中的柱型MM比DRAM部190中的柱型MM淺。因此，MIM的面積變得更小，并且減小了電容。結果，降低了可變電容元件I的寄生電容，實現了可變電阻型存儲器的更快操作。而且，可變電阻型存儲器可以是僅能夠一次寫入數據的ROM。另一方面，形成在DRAM部190中的柱型MM用作DRAM的電容元件101。也就是，因為累積在電容元件101中的電荷，實現了兩種狀態(“I”和“O”)的記錄。接下來，將給出制造根據本發明的第一實施例的半導體器件的方法的描述。圖2至圖7是示出制造根據本發明的第一實施例的半導體器件的方法的截面圖。然而，這里將說明圖1的構造實例的制造方法。首先，如圖2所示，在可變電阻型存儲器部90和DRAM部190中，在半導體襯底40上，通過使用正常的MOSFET工藝，形成元件隔離區40a、晶體管2(柵極22、柵極絕緣膜23、源極24、漏極21和側壁25)和晶體管102(柵極122、柵極絕緣膜123、源極124、漏極121和側壁125)。在這點上，分別地，用于半導體襯底40的材料是P-硅(Si)，用于柵極絕緣膜23和123的材料是硅氧化物膜(SiOx)，用于柵極22和122的材料是多晶硅膜(poly-Si)，用于源極24和124以及漏極21和121的材料是η+硅(n+Si)，并且用于側壁25和125的材料是娃氮化物膜(SiNx)。在這一點上，將柵極絕緣膜23形成為比柵極絕緣膜123厚。例如，在一次性熱氧化半導體襯底40的整個表面之后，進行DRAM部190的熱氧化膜的單獨蝕刻，并且再次熱氧化半導體襯底40的整個表面。結果，通過兩次熱氧化，可變電阻型存儲器部90—側上的柵極絕緣膜23變得更厚。由此，DRAM部190—側上的柵極絕緣膜123僅被熱氧化一次，而變得薄。接下來，在可變電阻型存儲器部90和DRAM部190中，在其上部依次堆疊層間絕緣膜60、層間絕緣膜51、52、53、54和55和帽絕緣膜65。此時，使用PR(光致抗蝕劑)工藝和干蝕刻工藝，在層間絕緣膜60和層間絕緣膜51中，在漏極21和源極24上形成接觸41和41a。而且，在漏極121和源極124上形成接觸141和141a。此外，在層間絕緣膜51中，在接觸41和41a上形成第一布線42和42a，并且在接觸141和141a上形成第一布線142和位線108。再另外，在層間絕緣膜53中，在第一布線42和42a上形成通孔43和43a，并且在第一布線142上形成通孔143。再另外，在層間絕緣膜54中，在通孔43和43a上形成通孔44和44a。再另外，在層間絕緣膜55中，在通孔44a上形成通孔45a。可以認為接觸41、第一布線42和通孔43和44是將晶體管2與可變電阻元件I耦合的接觸。同樣，可以認為接觸41a、第一布線42a和通孔43a至46a是將晶體管2與公共線8耦合的接觸。同樣，可以認為接觸141、第一布線142和通孔143是將晶體管102與電容元件101耦合的接觸。接下來，如圖3所示，在可變電阻型存儲器部90中，通過使用PR工藝和干蝕刻工藝，形成第一開口81(深度D1，直徑Φ1)，使得穿透帽絕緣膜65和層間絕緣膜55，以位于通孔44上。根據蝕刻速率調整蝕刻深度(D1)。而且，在DRAM部190中，通過使用PR工藝和干蝕刻工藝，形成第二開口181(深度D2，直徑Φ2)，使得穿透帽絕緣膜65和層間絕緣膜55和54，以位于通孔143上。根據蝕刻速率調整蝕刻深度(D2)。然后，如圖4所示，在可變電阻型存儲器部90和DRAM部190中，形成用于下電極膜的導電膜83，使得覆蓋帽絕緣膜65的表面和第一開口81和第二開口181的內表面(側表面和底表面)。然后，通過涂布法，將抗蝕劑82和182嵌入到第一開口81和第二開口181中。此時，抗蝕劑82和182至少覆蓋第一開口81和第二開口181的側表面和底表面。然而，可以不覆蓋它們的上部側表面。在該情況下，暴露了第一開口81和第二開口181的上部側表面的導電膜83。接下來，如圖5所示，在可變電阻型存儲器部90和DRAM部190中，蝕刻沒有利用抗蝕劑82和182覆蓋的導電膜83部分。結果，當抗蝕劑82和182沒有覆蓋上部側表面時，可變電阻元件I的下電極13形成在第一開口81的側表面和底表面上，而沒有達到開口端位置的水平，并且電容元件101的下電極113形成在第二開口181的側表面和底表面上，而沒有達到開口端位置的水平。另一方面，當抗蝕劑82和182覆蓋上部側表面時，可變電阻元件I的下電極13形成在第一開口81的側表面和底表面上，且達到開口端位置的水平，并且電容元件101的下電極113形成在第二開口181的側表面和底表面上，且達到開口端位置的水平。隨后，移除第一開口81和第二開口181中的抗蝕劑82和182。然后，依次堆疊用于可變電阻層或電容絕緣膜的絕緣膜84、用于上電極的導電膜85和用于嵌入的導電膜的導電膜86，使得覆蓋帽絕緣層65的表面和下電極13和113。然后，如圖6所示，在可變電阻型存儲器部90和DRAM部190中，通過使用PR工藝和干蝕刻工藝，通過蝕刻處理，處理除了第一開口81及其周圍的區域和設置電容元件101的區域之外的區域中的絕緣膜84、導電膜85和導電膜86。從而，在下電極13上形成可變電阻元件I的可變電阻層12、上電極11和嵌入電極14。此外，在下電極113上形成電容元件101的電容絕緣膜112、上電極111和嵌入電極114(然而，在設置了電容元件101的區域中，電容元件101的電容絕緣膜112、上電極111和嵌入電極114被兩個或多個電容元件共享)。接下來，如圖7所示，在可變電阻型存儲器部90和DRAM部190上，依次堆疊層間絕緣膜56和57。此時，使用PR(光致抗蝕劑)工藝和干蝕刻工藝，在層間絕緣膜56中，在嵌入電極14和通孔45a上形成通孔46和46a,并且在嵌入電極114上形成通孔146。此外，在層間絕緣膜57中，在通孔46和46a上形成第二布線6和公共線8，并且在通孔146上形成第二布線106。從而，制造了本發明的第一實施例的半導體器件。由此，在本實施例中，除了使可變電阻元件I的第一開口81的深度和電容元件101的第二開口181的深度不同之外，可以實現通過相同的工藝形成電容元件101并且形成可變電阻元件I。從而，在抑制了阻止DRAM和ReRAM的性能提高的因素的同時，在將DRAM和ReRAM一起安裝在單個半導體襯底上的情況下,能夠簡化制造工藝，并減小其制造成本。而且，可變電阻元件I的第一開口81比電容元件101的第二開口181淺。也就是，可變電阻元件I的柱型MM的面積比電容元件101的柱型MM的面積小。結果，減小了可變電阻元件I的電容，并且可以實現可變電阻型存儲器的更快操作速度。順便提及，為了減小可變電阻存儲器部90的面積，例如，可以考慮相鄰存儲器單元共享公共線8的方法。圖8是示出可變電阻存儲器部90的電路構造的實例的電路圖。可變電阻存儲器部90包括兩個或更多個在X方向上延伸的位線BL;兩個或更多個在Y方向上延伸的字線WL;和分別設置在兩個或更多個位線BL和兩個或更多個字線WL的交叉點上的兩個或更多個存儲器單元MC。這兩個或更多個存儲器單元MC被布置成矩陣。存儲器單元MC包括晶體管2和可變電阻元件I。晶體管2的源極/漏極中的一個耦合到公共線PL，并且源極/漏極的另一個耦合到可變電阻元件I的一端。可變電阻元件I的另一端耦合到位線BL。此時，通過允許相鄰的存儲器單元MC共享公共線8和晶體管2的源極24，可以將用于公共線PL的布線和排列晶體管2的源極24必需的區域節省為每兩行存儲器單元MC一行，O圖9是示出圖8的電路構造的具體布局的截面圖。如圖9所示，公共線8、將公共線8與晶體管2耦合的接觸41a、第一布線42a、通孔43a、44a、45a和46a以及晶體管2的源極24被兩個相鄰的存儲器單元MC共享。結果，可以將用于公共線8、接觸41a、布線42a和通孔43a和46a所需要的區域和用于布置晶體管2的源極24所需要的區域節省為每兩行存儲器單元MC—行。除了另外在其上部設置層間絕緣膜58和耦合到第二布線6的位線7(BL)之外，其余的構造與圖1的構造相似。采用上面的布局，可以減小可變電阻存儲器部90的面積。第二實施例參考附圖，將描述根據本發明的第二實施例的半導體存儲器件。在第一實施例中，在開口形成時，通過蝕刻速率調整第一開口81和第二開口181(柱型)的深度。然而，根據本實施例，通過使用帽絕緣膜控制柱型深度。現在，將給出其詳細描述。參考附圖，將描述根據本發明的第二實施例的半導體存儲器件。圖10是示出根據本發明的第二實施例的半導體存儲器件的構造實例的截面圖。該半導體存儲器件與第一實施例的半導體存儲器件基本相同。然而，其與第一實施例中的半導體存儲器件的不同在于可變電阻元件I和電容元件101形成在金屬布線層中。在這種情況下，為了形成金屬布線，在層間絕緣膜之間形成帽絕緣膜。因此，在形成可變電阻元件I和電容元件101的開口時，可以使用這些帽絕緣膜作為蝕刻停止層。現在，將主要描述第一實施例和第二實施例之間的不同點。還在圖10中，在可變電阻型存儲器部90中示出了一個可變電阻型存儲器單元的構造，并且在DRAM部190中示出了DRAM的一個存儲器單元的構造。首先，將描述可變電阻型存儲器部90。通過依次堆疊層間絕緣膜60、層間絕緣膜51、52和53、帽絕緣膜63a、層間絕緣膜54a、帽絕緣膜64a、層間絕緣膜55a、帽絕緣膜65a、層間絕緣膜56a、帽絕緣膜66a、層間絕緣膜57a和帽絕緣膜67a，形成層間絕緣層。漏極21通過穿透層間絕緣膜60和層間絕緣膜51至53的接觸41、第一布線42、通孔43、布線71、通孔72和布線73耦合到可變電阻元件I。可變電阻元件I形成在具有第一深度Dl和直徑ΦI且從帽絕緣膜66a的表面向層間絕緣層56a和帽絕緣膜65a延伸的第一開口81中。在第一開口81的底部上有布線73。嵌入電極14通過穿透層間絕緣層57a的通孔46耦合到第二布線6(例如，位線)。源極24通過穿透層間絕緣膜60、層間絕緣膜51至53、帽絕緣膜63a、層間絕緣膜54a、帽絕緣膜64a、層間絕緣膜55a、帽絕緣膜65a、層間絕緣膜56a、帽絕緣膜66a、層間絕緣膜57a的接觸41a、第一布線42a、通孔43a、布線71a、通孔72a、布線73a、通孔74a、布線75a和通孔46a耦合到公共線8(例如，地線)。可以認為接觸41、第一布線42、通孔43、布線71、通孔72和布線73是將晶體管2與可變電阻元件I耦合的接觸。同樣，可以認為接觸41a、第一布線42a、通孔43a、布線7la、通孔72a、布線73a、通孔74a、布線75a和通孔46a是用于將晶體管2與公共線8耦合的接觸。接下來，將描述DRAM部190。通過依次堆疊層間絕緣膜60、層間絕緣膜51、52和53、帽絕緣膜63a、層間絕緣膜54a、帽絕緣膜64a、層間絕緣膜55a、帽絕緣膜65a、層間絕緣膜56a、帽絕緣膜66a、層間絕緣膜57a和帽絕緣膜67a，形成層間絕緣層。漏極121通過穿透層間絕緣膜60和層間絕緣膜51至53的接觸141、第一布線142和通孔143耦合到電容元件101。電容元件101形成在具有第二深度D2和直徑Φ2且從帽絕緣膜66a的表面向層間絕緣層56a、帽絕緣膜65a、層間絕緣層55a、帽絕緣膜64a、層間絕緣層54a和帽絕緣膜63a延伸的第二開口181中。然而，第二深度D2比第一深度DI深。嵌入電極114通過穿透層間絕緣層57a的通孔146耦合到第二布線106(地線)。其余的構造與第一實施例的構造相同。制造根據本發明第二實施例的半導體器件的方法與第一實施例的制造方法基本相同。然而，關于可變電阻型存儲器部90，當形成第一開口81(柱型)時，在蝕刻了帽絕緣膜66a之后，使用帽絕緣膜65a作為蝕刻停止層，進行層間絕緣層56a的蝕刻。然后，進行帽絕緣膜65a的蝕刻，以暴露布線73。另一方面，關于DRAM部190，當形成第二開口181(柱型)時，在蝕刻了帽絕緣膜66a之后，使用帽絕緣膜65a作為蝕刻停止層，進行層間絕緣層56a的蝕刻。在蝕刻了帽絕緣膜65a之后，使用帽絕緣膜64a作為蝕刻停止層，進行層間絕緣層55a的蝕刻。在蝕刻了帽絕緣膜64a之后，使用帽絕緣膜63a作為蝕刻停止層，進行層間絕緣層54a的蝕刻。然后，進行帽絕緣膜63a的蝕刻，以暴露通孔43。根據本實施例，也可以獲得與第一實施例相同的效果。在上述制造方法中，通過使用帽絕緣膜，控制第一開口81和第二開口181(柱型)的深度。因此，與根據蝕刻速率調整深度的方法相比，更容易控制，并且能夠進一步減小制造中的變化。第三實施例參考附圖，將描述根據本發明的第三實施例的半導體存儲器件。在第一實施例中，在形成可變電阻元件I之前，制備了在可變電阻元件I和晶體管2之間的接觸和通孔。然而，根據本實施例，在可變電阻元件Ia和晶體管2之間的接觸和通孔沒有完全形成，并且通過嵌入到新形成的接觸孔中的下電極而將可變電阻元件Ia和晶體管2耦合，新形成的接觸孔將在后面詳細描述。參考附圖，將描述根據本發明的第三實施例的半導體存儲器件。圖11是示出根據本發明的第三實施例的半導體存儲器件的構造實例的截面圖。該半導體存儲器件與第一實施例的半導體存儲器件基本相同。然而，半導體存儲器件2與第一實施例的半導體存儲器件的不同在于通過使用嵌入在新形成的接觸孔中的下電極，使可變電阻元件Ia耦合到晶體管2。下面將主要說明第一實施例和第二實施例的不同。然而，也在圖11中，在可變電阻型存儲器部90中示出了可變電阻型的一個存儲器單元的構造，并且在DRAM部190中示出了DRAM的一個存儲器單元的構造。現在，將描述可變電阻型存儲器部90。晶體管2的漏極21通過穿透層間絕緣膜60和層間絕緣膜51至54的接觸41、第一布線42和下電極接觸13a耦合到可變電阻元件la。然而，下電極接觸13a是將第一布線42與可變電阻元件Ia耦合的接觸，并且設置在于第一布線42和可變電阻元件Ia之間設置的下電極接觸孔81a中。下電極接觸13a穿透層間絕緣膜53和54以及層間絕緣膜55的一部分。可以認為接觸41、第一布線42和下電極接觸13a是將可變電阻元件I和晶體管2耦合的接觸。可變電阻兀件Ia設置在具有第一深度Dla和直徑ΦI且從帽絕緣膜65的表面向層間絕緣層55延伸的第一開口81b中。第一開口81b的底部的位置不必是層間絕緣膜的邊界面，其可以是任何期望的位置。這是因為通孔沒有形成在第一開口81b下面的層間絕緣層中。此時，與晶體管2接觸就成了問題。然而，在本實施例中，在形成第一開口81b之前，提供了與下第一布線42耦合的下電極接觸孔81a。從而，在形成用于下電極的導電膜時，可以形成下電極13，同時填充下電極接觸孔81a。結果，下電極接觸13a可以將第一布線42與下電極13耦合。其余的構造與第一實施例的構造相同。接下來，將描述制造根據本發明的第三實施例的半導體器件的方法。圖12至14是示出制造根據本發明的第三實施例的半導體器件的方法的部分的截面圖。然而，這里將說明圖11的構造實例的制造方法。首先，如圖12所示，在可變電阻型存儲器部90和DRAM部190中，通過正常的MOSFET工藝，在半導體襯底40上，形成元件隔離區40a、晶體管2(柵極22、柵極絕緣膜23、源極24、漏極21和側壁25)和晶體管102(柵極122、柵極絕緣膜123、源極124、漏極121和側壁125)。在這一點上，分別地，ρ-硅(Si)用于半導體襯底40，硅氧化物膜(SiOx)用于柵極絕緣膜23和123，多晶硅膜(poly-Si)用于柵極22和122，η+硅(n+Si)用于源極24和124和漏極21和121，并且硅氮化物膜(SiNx)用于側壁25和125。此時，將柵極絕緣膜23形成的比柵極絕緣膜123厚。使其變厚的方法與第一實施例相似。接下來，在可變電阻型存儲器部90和DRAM部190上，依次堆疊層間絕緣膜60、層間絕緣膜51、52、53、54和55、以及帽絕緣膜65。此時，使用PR(光致抗蝕劑)工藝和干蝕刻工藝，在層間絕緣膜60和層間絕緣膜51中，在漏極21和源極24上形成接觸41和41a，并且在漏極121和源極124上形成接觸141和141a。此外，在層間絕緣膜52中，在接觸41和41a上形成第一布線42和42a，并且在接觸141和141a上形成第一布線142和位線108。再另外，在層間絕緣膜53中，在第一布線42a上形成通孔43a，并且在第一布線142上形成通孔143。再另外，在層間絕緣膜54中，在通孔43a上形成通孔44a。再另外，在層間絕緣膜55中，在通孔44a上形成通孔45a。接下來，如圖13所示，在可變電阻型存儲器部90中，通過使用PR工藝和干蝕刻工藝，形成下電極接觸孔81a，使得穿透帽絕緣膜65和層間絕緣膜53至55，以位于第一布線42上。下電極接觸孔81a是用于下電極接觸13a的孔，其通過第一布線42和接觸41將可變電阻元件I與漏極21耦合。為提供接觸，其直徑小于用于可變電阻元件Ia的第一開口81b。接下來，如圖14所示，在可變電阻型存儲器部90中，通過使用PR工藝和干蝕刻工藝，形成第一開口81b(深度Dla，直徑Φ1)。第一開口81b形成在下電極接觸孔81a與中心軸重疊的位置上。而且，將第一開口81b形成為穿透帽絕緣膜65和層間絕緣膜55，以具有期望的深度。只要向上延伸到第一布線42，蝕刻深度(Dla)就不受下面通孔位置的限制。根據蝕刻速率調整蝕刻深度(Dla)。而且，在DRAM部190中，通過使用PR工藝和干蝕刻工藝，形成第二開口181(深度D2，直徑Φ2)，使得穿透帽絕緣膜65和層間絕緣膜55和54，以位于通孔143上。根據蝕刻速率調整蝕刻深度(D2)。隨后的工藝與第一實施例的圖4至圖7中的工藝相同。然而，在圖4中，將用于下電極膜的導電膜83形成為不僅覆蓋帽絕緣膜65的表面以及第一開口81和第二開口181的內表面(側表面和底表面)，而且通過填充下電極接觸孔81a成為下電極接觸13a。由此，制造了根據本發明的第三實施例的半導體器件。根據本實施例，也能夠獲得與第一實施例相同的效果。而且，根據上述制造方法，形成下電極13的同時，也形成了可變電阻元件Ia和下面第一布線42之間的接觸。因此，可變電阻元件Ia的柱型深度(Dl)不依賴于層間絕緣膜的厚度，而是可以設定為給定的深度。也就是，可以提高可變電阻元件Ia的設計靈活性。本發明的上述實施例中的每一個還可應用于其上一起安裝有存儲器和信息處理電路的半導體器件。圖15是示出其上安裝有根據本發明的各個實施例的半導體存儲器件(可變電阻型存儲器部90和DRAM部190)和信息處理電路的半導體器件的構造的示意圖。半導體器件300包括根據本發明的各個實施例的半導體存儲器件(包括可變電阻型存儲器部90和DRAM部190)和使用該半導體存儲器件處理信息的信息處理電路200。信息處理電路200的實例是包括CPU(中央處理單元)的邏輯電路(邏輯LSI)。而且在這種情況下，可以獲得與上述實施例相同的效果。顯然，本發明并不限于上述實施例，而是在沒有偏離本發明的技術思想的情況下可以修改和變化。而且，每個實施例的技術還可應用于其它實施例，除非存在技術矛盾。權利要求1.一種半導體存儲器件，包括可變電阻型存儲器的可變電阻元件，所述可變電阻元件具有第一深度的柱型MIM(金屬-絕緣體-金屬)結構；和DRAM(動態隨機存取存儲器)的電容元件，所述電容元件具有比所述第一深度深的第二深度的柱型MM結構。2.根據權利要求1所述的半導體存儲器件，其中所述可變電阻元件包括第一下電極，設置在所述第一下電極上方的可變電阻層，和設置在所述可變電阻層上方的第一上電極，其中所述電容元件包括第二下電極，設置在所述第二下電極上方的電容絕緣膜，和設置在所述電容絕緣膜上方的第二上電極，并且其中將所述第一上電極的端部和所述第二上電極的端部設置在一個平面內。3.根據權利要求2所述的半導體存儲器件，其中所述第一下電極和所述第二下電極是使用相同的材料制成的，所述可變電阻層和所述電容絕緣膜是使用相同的材料制成的，并且所述第一上電極和所述第二上電極是使用相同的材料制成的。4.根據權利要求2所述的半導體存儲器件，其中所述第一下電極和耦合到所述第一下電極的接觸是使用相同的材料制成的。5.根據權利要求1所述的半導體存儲器件，進一步包括耦合到所述可變電阻元件的第一晶體管；和耦合到所述電容元件的第二晶體管，其中所述第一晶體管的耐壓比所述第二晶體管的耐壓高。6.根據權利要求1所述的半導體存儲器件，其中所述可變電阻型存儲器用作ROM(只讀存儲器)。7.根據權利要求1所述的半導體存儲器件，其中為了在絕緣膜中形成低阻抗導電路徑，進行所述可變電阻元件的成型操作。8.一種半導體器件，包括根據權利要求1所述的半導體存儲器件；和使用所述半導體存儲器件處理信息的信息處理電路。9.一種制造半導體存儲器件的方法，包括以下步驟在襯底上方的層間絕緣層中設置具有第一深度的第一開口；在所述層間絕緣層中設置具有比所述第一深度深的第二深度的第二開口；在所述第一開口的底部和側表面上方形成可變電阻型存儲器的可變電阻元件的第一下電極，并且在所述第二開口的底部和側表面上方形成DRAM(動態隨機存取存儲器)的電容元件的第二下電極；依次堆疊絕緣膜和第二導電膜，使其覆蓋所述層間絕緣層的表面、所述第一下電極和所述第二下電極；和通過在除了所述第一開口和所述第二開口內部以及其周圍之外的區域中，對所述層間絕緣層上方的所述絕緣膜和所述第二導電膜進行蝕刻，分別在所述第一下電極上方形成所述可變電阻元件的可變電阻層和第一上電極，并且在所述第二下電極上方形成所述電容元件的電容絕緣膜和第二上電極。10.根據權利要求9所述的制造半導體存儲器件的方法，其中形成所述第一下電極和所述第二下電極的步驟包括以下步驟形成第一導電膜，使其覆蓋所述層間絕緣層的表面和所述第一開口和所述第二開口的內表面；在所述第一開口和所述第二開口中嵌入抗蝕劑；通過對沒有利用所述抗蝕劑覆蓋的所述第一導電膜進行蝕刻，在所述第一開口中形成所述第一下電極，在所述第二開口中形成所述第二下電極；以及移除所述抗蝕劑。11.根據權利要求9所述的制造半導體存儲器件的方法，其中將所述第一上電極的端部和所述第二上電極的端部設置在一個平面中。12.根據權利要求9所述的制造半導體存儲器件的方法，其中將所述第一開口的上端和所述第二開口的上端設置在一個平面中。13.根據權利要求9所述的制造半導體存儲器件的方法，進一步包括在形成所述第一開口的步驟之前，在形成所述第一開口的位置處，形成第三開口的步驟，所述第三開口比所述第一開口窄且比所述第一開口深，并且達到下部的接觸，其中形成所述第一下電極和所述第二下電極的步驟進一步包括在形成所述第一下電極之前，利用導電膜填充所述第三開口的步驟。全文摘要本發明涉及一種半導體存儲器件及其制造方法、半導體器件。在將DRAM和ReRAM安裝在一起的情況下，降低了其制造成本，同時保持了電容元件和可變電阻元件的性能。一種半導體存儲器件，包括可變電阻元件和電容元件。該可變電阻元件具有第一深度的柱型MIM結構，并且設計為可變電阻型存儲器。電容元件具有比第一深度深的第二深度的柱型MIM結構，并且設計為DRAM。文檔編號H01L27/108GK103022037SQ20121036380公開日2013年4月3日申請日期2012年9月26日優先權日2011年9月26日發明者松平將治,寺井真之申請人:瑞薩電子株式會社