相變存儲器的形成方法
【專利摘要】一種相變存儲器的形成方法，包括：提供襯底，所述襯底表面具有第一介質層，所述第一介質層內具有第一電極層，所述第一電極層的表面與第一介質層的表面齊平；在所述第一介質層和第一電極層表面形成第二介質層，所述第二介質層內具有暴露出部分第一電極層表面的開口；采用選擇性無電沉積工藝在所述開口底部的第一電極層表面形成導電層，所述導電層的表面低于第二介質層表面；在所述導電層表面形成填充滿所述開口的第二電極層；在所述第二電極層表面形成相變層。所形成的相變存儲器性能得到改善。
【專利說明】相變存儲器的形成方法

【技術領域】
[0001]本發明涉及半導體制造【技術領域】，尤其涉及一種相變存儲器的形成方法。

【背景技術】
[0002]相變存儲器(PhaseChange Random Access Memory, PCRAM)是一種新興的非易失性存儲器件，主要通過其中的固態相變材料在晶態和非晶態之間的可逆相變以實現存儲的功能，在讀寫速度、讀寫次數、數據保持時間、單元面積、多值實現等諸多方面具有較大優勢。
[0003]圖1至圖4是現有技術形成相變存儲器的過程的剖面結構示意圖。
[0004]請參考圖1，提供襯底100,所述襯底100表面具有第一介質層101,所述第一介質層101內具有第一電極層102，所述第一電極層102的表面與第一介質層101的表面齊平；所述襯底100內具有晶體管(未示出)，所述第一電極層102與所述晶體管電連接，所述晶體管用于驅動后續形成的相變層。
[0005]請參考圖2,在所述第一介質層101和第一電極層102表面形成第二介質層103,所述第二介質層103內具有暴露出第一電極層102的開口 104。
[0006]請參考圖3，在所述開口 104 (如圖2所示)內形成第二電極層105，所述第二電極層105用于對后續形成的相變層加熱，使所述相變層在非晶態轉和晶態之間進行轉換。
[0007]請參考圖4，在所述第二介質層103和第二電極層105表面形成相變層106 ;在所述相變層106表面形成第三電極層107。
[0008]當所述相變存儲器執行“擦除”(RESET)操作時，與第二電極層105相接觸的部分相變層106轉變為非晶態，所述非晶態的相變層106具有較高電阻，即所述相變存儲器被賦值為“O”;當所述相變存儲器執行“寫入”(SET)操作時，與第二電極層105相接觸的部分相變層106轉變為晶態，所述晶態的相變層具有較低電阻，即所述相變存儲器被賦值為“I”。
[0009]然而，隨著工藝節點的持續縮小，現有技術所形成的相變存儲器的性能變差。


【發明內容】

[0010]本發明解決的問題是提供一種相變存儲器的形成方法，改善所形成的第二電極層的質量，使所形成的相變存儲器的性能改善。
[0011]為解決上述問題，本發明提供一種相變存儲器的形成方法，包括:提供襯底，所述襯底表面具有第一介質層，所述第一介質層內具有第一電極層，所述第一電極層的表面與第一介質層的表面齊平；在所述第一介質層和第一電極層表面形成第二介質層，所述第二介質層內具有暴露出部分第一電極層表面的開口 ；采用選擇性無電沉積工藝在所述開口底部的第一電極層表面形成導電層，所述導電層的表面低于第二介質層表面；在所述導電層表面形成填充滿所述開口的第二電極層；在所述第二電極層表面形成相變層。
[0012]可選的，所述導電層的材料為CoWP或CoMoP。
[0013]可選的，所述選擇性無電沉積包括:沉積液包括氧化劑、還原劑和堿性溶液，所述堿性溶液的PH值為8.9?9，溫度為20攝氏度?90攝氏度，
[0014]可選的，所述導電層的材料為CoWP時，所述氧化劑包括H3P (W3Oltl)JP CoSO4.6Η20，所述還原劑包括NaH2PO2，所述NaH2PO2的濃度為0.23摩爾/升?0.25摩爾/升。
[0015]可選的，所述堿性溶液為KOH溶液。
[0016]可選的，在形成導電層之前，所述開口的深寬比大于4。
[0017]可選的，在形成導電層之后，形成第二電極層之前，所述開口的深寬比為2?3.5。
[0018]可選的，所述導電層的厚度為100埃?500埃。
[0019]可選的，所述開口的形成工藝為:采用沉積工藝在第一電極層和第一介質層表面形成第二介質層；在所述第二介質層表面形成掩膜層，所述掩膜層暴露出與第一電極層位置對應的第二介質層表面；以所述掩膜層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述第二介質層，直至暴露出第一電極層為止，在所述第二介質層內形成開口 ；在形成開口之后，去除所述掩膜層。
[0020]可選的，所述掩膜層的材料為無定形碳，去除所述掩膜層的工藝為灰化工藝。
[0021]可選的，所述第二電極層的形成工藝為:在所述第二介質層表面、開口的側壁表面和導電層表面形成阻擋薄膜；在所述阻擋薄膜表面形成填充滿開口的導電薄膜；采用拋光工藝去除高于第二介質層表面的導電薄膜和阻擋薄膜，形成導電層和阻擋層，所述導電層和阻擋層構成第二電極層。
[0022]可選的，所述阻擋層的材料為鈦、氮化鈦、鉭、氮化鉭中的一種或多種組合，所述阻擋層的形成工藝為化學氣相沉積工藝；所述導電層的材料為鎢、銅、鋁或多晶硅，所述導電層的形成工藝為沉積工藝或電鍍工藝。
[0023]可選的，所述相變層的材料為GexSbyTez,其中，0〈x〈l, 0〈y〈l, 0〈ζ〈1,且x+y+z=l。
[0024]可選的，在相變層表面形成第三電極層，所述第三電極層的材料為鎢、銅、鋁或多晶娃。
[0025]可選的，所述第一電極層的材料為鎢、銅、鋁或多晶硅。
[0026]與現有技術相比，本發明的技術方案具有以下優點:
[0027]由于在形成第二電極層之前，在所述開口底部的第一電極層表面形成導電層，能夠使所述開口道深寬比降低，從而有利于使所形成的第二電極層內部致密均勻，所形成的第二電極層電性能穩定。而且，所述導電層的形成工藝為選擇性無電沉積工藝，所述選擇性無電沉積工藝盡在導電材料表面形成導電層，而不會在絕緣材料表面形成導電層，因此所述導電層僅形成于開口底部的第一電極層表面、并且從開口底部逐漸向開口頂部生長，所述導電層的形成工藝簡單，且所述導電層僅形成于開口底部，所述導電層的材料不會在靠近開口頂部的側壁表面堆積，從而能夠有效地減小開口的深寬比，使形成于開口內的第二電極層致密均勻，從而使所形成的相變存儲器性能穩定。此外，所述導電層的厚度有限，所述導電層表面依舊形成第二電極層，使第一電極層到相變層之間的電阻率等電性能不會發生過大變化。因此，所形成的相變存儲器的性能得到改善。
[0028]進一步，在形成導電層之后，所述開口的深寬比由大于4降低至2?3.5之間，所述開口的深寬比減小至不會影響第二電極層質量的范圍內，則后續形成的第二電極層內部致密均勻，避免了由于開口過早閉合而在第二電極層內形成空洞或縫隙的問題，所形成的第二電極層電性能穩定，相變存儲器的性能得到改善。
[0029]進一步，所述導電層的厚度為100埃?500埃，所述導電層的厚度有限，所述導電層在降低開口深寬比的同時，不會對第一電極層和相變層之間的電阻率造成過多影響，因此第一電極層和相變層之間的電性能能夠滿足工藝需求，且所形成的第二電極層致密均勻、性能穩定。

【專利附圖】

【附圖說明】
[0030]圖1至圖4是現有技術形成相變存儲器的過程的剖面結構示意圖；
[0031]圖5至圖10是本發明實施例的相變存儲器的形成過程的剖面結構示意圖。

【具體實施方式】
[0032]如【背景技術】所述，隨著工藝節點的持續縮小，現有技術所形成的相變存儲器的性
能變差。
[0033]經過研究發現，請繼續參考圖3，所述第二電極層105包括:位于開口 104 (如圖2所示)側壁和底部表面的阻擋層、以及位于阻擋層表面且填充滿開口 104的導電層；所述第二電極層105的形成方法包括:在所述第二介質層103表面、開口 104的側壁和底部表面沉積阻擋薄膜，所述阻擋薄膜的材料為氮化鈦、鈦、氮化鉭或鉭中的一種或多種；在阻擋薄膜表面形成填充滿所述開口 104的導電薄膜；采用化學機械拋光工藝去除高于第二介質層103表面的導電薄膜和阻擋薄膜，形成導電層和阻擋層，所述導電層和阻擋層構成第二電極層 105。
[0034]然而，隨著工藝節點的不斷縮小，用于形成所述第二電極層105的開口 104的深寬比(AR, Aspect Rat1)也相應提高,容易導致用于形成阻擋薄膜的材料難以進入開口底部，且所述阻擋薄膜的材料容易堆積在開口 104頂部的側壁表面，導致所形成的阻擋層的厚度不均勻，使所形成的第二電極層105的電性能不穩定。此外，由于所述阻擋薄膜的材料容易堆積在開口 104頂部的側壁表面，而且形成導電薄膜的材料也容易堆積在開口 104頂部的側壁表面，容易導致位于開口 104頂部的導電薄膜過早閉合，進而使導電薄膜內部形成空洞或縫隙(void or seam)，導致所形成的導電層的性能不良。因此，以現有技術形成的第二電極層105質量較差，導致所形成的相變存儲器的性能不良。
[0035]經過進一步研究，提出了一種新的相變存儲器的形成方法，包括:提供表面具有第一介質層的襯底，所述第一介質層內具有第一電極層，所述第一電極層的表面與第一介質層的表面齊平；在所述第一介質層和第一電極層表面形成第二介質層，所述第二介質層內具有暴露出部分第一電極層表面的開口 ；采用選擇性無電沉積工藝在所述開口底部的第一電極層表面形成導電層，所述導電層的表面低于第二介質層表面；在所述導電層表面形成填充滿所述開口的第二電極層；在所述第二電極層表面形成相變層。由于在形成第二電極層之前，在所述開口底部的第一電極層表面形成導電層，能夠使所述開口道深寬比降低，從而有利于使所形成的第二電極層內部致密均勻，所形成的第二電極層電性能穩定。而且，所述導電層的形成工藝為選擇性無電沉積工藝，所述選擇性無電沉積工藝盡在導電材料表面形成導電層，而不會在絕緣材料表面形成導電層，因此所述導電層僅形成于開口底部的第一電極層表面、并且從開口底部逐漸向開口頂部生長，所述導電層的形成工藝簡單，且所述導電層僅形成于開口底部，所述導電層的材料不會在靠近開口頂部的側壁表面堆積，從而能夠有效地減小開口的深寬比，使形成于開口內的第二電極層致密均勻，從而使所形成的相變存儲器性能穩定。此外，所述導電層的厚度有限，所述導電層表面依舊形成第二電極層，使第一電極層到相變層之間的電阻率等電性能不會發生過大變化。因此，所形成的相變存儲器的性能得到改善。
[0036]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0037]圖5至圖10是本發明實施例的相變存儲器的形成過程的剖面結構示意圖。
[0038]請參考圖5，提供襯底200，所述襯底200表面具有第一介質層201，所述第一介質層201內具有第一電極層202,所述第一電極層202的表面與第一介質層201的表面齊平。
[0039]所述襯底200包括半導體基底、形成于半導體基底表面或半導體基底內的半導體器件、用于電連接所述半導體器件的導電結構、以及用于電隔離所述半導體器件和導電結構的絕緣層。所述半導體基底包括硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。本實施例中，所述半導體器件包括晶體管，所述第一電極層202與所述晶體管電連接，所述晶體管用于驅動后續形成的相變層在晶態和非晶態之間轉變，從而實現擦除操作或寫入操作。
[0040]所述第一電極層202即所形成的相變存儲器的底部電極，所述第一電極層202用于對后續形成的第二電極層進行加熱，使后續形成于所述第二電極層表面的相變層能夠在晶態與非晶態之間轉化，從而實現存儲功能。所述第一電極層202與形成于襯底200內的晶體管電連接，能夠根據所述晶體管輸出的電信號控制后續形成的相變層的狀態。
[0041]所述第一介質層201的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合；所述第一介質層201的形成工藝為:采用化學氣相沉積工藝在襯底200表面形成第一介質薄膜；采用各向異性的干法刻蝕工藝刻蝕部分第一介質薄膜，直至暴露出襯底200表面為止，形成第一介質層201。
[0042]本實施例中，所述第一電極層包括:位于第一介質層201側壁表面和襯底表面的第一阻擋層、以及位于第一阻擋層表面的第一導電層；所述第一阻擋層的材料為鈦、氮化鈦、鉭、氮化鉭中的一種或的多組合，所述第一導電層的材料為鎢、銅或鋁；所述第一阻擋層用于阻擋第一導電層的材料向第一介質層201或襯底200內擴散。所述第一電極層202的形成工藝為:采用化學氣相沉積工藝在所述第一介質層的側壁和頂部表面、以及襯底200表面形成第一阻擋薄膜；在所述第一阻擋薄膜表面形成第一導電薄膜；米用化學機械拋光工藝去除高于第一介質層201表面的第一導電薄膜和第一阻擋薄膜,直至暴露出第一介質層201表面為止,形成第一導電層和第一阻擋層；在所述化學機械拋光工藝中，所述第一阻擋薄膜能夠定義所述化學機械拋光工藝的停止位置，在進行所述化學機械拋光工藝直至暴露出所述第一阻擋薄膜之后，進行一定的過拋光，即能夠暴露出第一介質層201表面。需要說明的是，所形成的第一電極層202的表面能夠與第一介質層201表面齊平，所述第一電極層202的表面還能夠高于第一介質層201表面。
[0043]請參考圖6,在所述第一介質層201和第一電極層202表面形成第二介質層203,在所述第二介質層203表面形成掩膜層204，所述掩膜層204暴露出與第一電極層202位置對應的第二介質層203表面。
[0044]所述第二介質層203內后續形成第二電極層，所述第二介質層203的材料為氧化硅、氮化硅或氮氧化硅中的一種或多種組合，所述第二介質層203的形成工藝為化學氣相沉積關于或物理氣相沉積工藝。本實施例中，所述第二介質層203包括位于第一介質層201表面的氮化硅層、以及位于氮化硅層表面的氧化硅層，所述第二介質層203的形成工藝為化學氣相沉積工藝；所述氮化硅層作為后續在第二介質層203內刻蝕形成開口時的刻蝕停止層，從而能夠保護第一電極層202表面免受損傷，有利于保證第一電極層202與后續形成的第二電極層之間的電連接穩定性；由于所述氮化硅層作為刻蝕阻擋層，因此所述第二介質層203以氧化硅層為主體，氮化硅層的厚度小于氧化硅層的厚度。
[0045]所述掩膜層204用于定義后續形成的開口的位置，所述掩膜層204應相對于第二介質層203具有刻蝕選擇性，因此所述掩膜層204的材料與第二介質層203的材料不同；本實施例中，所述掩膜層204的材料為無定形碳，所述無定形碳相對于氧化硅層或氮化硅層具有刻蝕選擇性，且所述無定形碳易于去除，不易產生雜質殘留。
[0046]所述掩膜層204的形成工藝為:在第二介質層203表面形成掩膜薄膜；在所述掩膜薄膜表面形成圖形化的光刻膠層，所述光刻膠層暴露出后續需要形成開口的對應位置；以所述光刻膠層為掩膜，刻蝕所述掩膜薄膜直至暴露出第二介質層203為止，形成掩膜層204 ;此外，在形成所述光刻膠層之前，還能夠在所述第二介質層203表面形成底層抗反射層(BARC)，所述光刻膠層形成于底層抗反射層表面，所述底層抗反射層的材料為氮氧化硅或有機聚合物。
[0047]請參考圖7，以所述掩膜層204為掩膜，刻蝕所述第二介質層203直至暴露出第一電極層202為止，在所述第二介質層203內形成開口 205。
[0048]所述開口 205后續用于形成第二電極層，形成所述開口 205的工藝為各向異性的干法刻蝕工藝。本實施例中，所述第二介質層203包括氮化硅層、以及位于氮化硅層表面的氧化娃層，所述各向異性的干法刻蝕工藝包括:氣體包括CHF3、CF4、Ar和O2,氣壓為2毫托?200毫托,功率大于100瓦,偏置電壓大于10伏。
[0049]在所述各向異性的干法刻蝕工藝之后，采用濕法刻蝕工藝去除開口 205底部的氮化硅層，所述濕法刻蝕工藝的刻蝕液包括磷酸，所述濕法刻蝕工藝對第一電極層202表面的損傷較小，在經過所述濕法刻蝕工藝之后，暴露出的第一電極層202表面形成良好，有利于使后續形成的第二電極層與所述第一電極層202之間的電連接性能穩定。
[0050]隨著工藝節點的持續縮小，所述開口 205平行于襯底200表面方向的尺寸也持續縮小，導致所述開口 205的深寬比相應提高，導致后續用于形成第二導電層的材料更易在所述開口 205靠近頂部的側壁表面堆積，繼而使后續所形成的第二導電層內產生空洞或縫隙。本實施例中，在后續工藝形成導電層之前，所述開口 205的深寬比大于4。
[0051]因此，本實施例在形成所述開口 205之后，在開口 205底部形成導電層，所述導電層能夠使開口 205的深寬比相應減小，則后續用于形成第二導電層的材料更易使開口填充滿，能夠避免第二導電層的材料尚未填充滿開口 205內部而開口 205頂部卻過早閉合的問題，因此能夠避免后續所形成的第二導電層內產生空洞或縫隙的問題。同時所述導電層對第一電極層202和相變層之間的電阻率的影響較小，不會使第一電極層202到相變層之間的電性能發生變化。
[0052]請參考圖8，在形成開口 205之后，去除所述掩膜層204 (如圖7所示)；在去除所述掩膜層204之后，采用選擇性無電沉積工藝在所述開口 205底部的第一電極層202表面形成導電層208,所述導電層208的表面低于第二介質層203表面。
[0053]在形成導電層208之后，所述開口 205的深寬比從大于4降低為2?3.5 ;所述導電層的厚度為100埃?500埃；所述導電層205的材料為CoWP或CoMoP，所述導電層205的形成工藝為選擇性無電沉積(Selective Electroless Metal Deposit1n, SEMD)工藝。
[0054]采用所述選擇性物電沉積工藝能夠僅在導電材料表面形成的導電層205，而絕緣材料表面不會形成導電層205，因此通過所述選擇性物電沉積工藝能夠使所述導電層205僅形成于開口 205底部的第一電極層202表面，而所述開口 205的第二介質層203側壁、以及第二介質層203表面不會形成導電層205。所述導電層205能夠用于使開口 205的深寬比減小，而且所述導電層205的形成工藝簡單；由于所述選擇性物電沉積工藝不會使導電層205形成于第二介質層203的表面，因此在形成導電層205的過程中，不會發生導電層205的材料在靠近開口 205頂部的側壁表面過渡堆積而使開口 205閉合的問題，形成于開口 205底部的導電層205均勻致密。所述開口 205底部表面為第一電極層202的表面，在所述選擇性物電沉積工藝中，形成導電層205的材料自所述第一電極層202表面開始向開口 205頂部的方向生長，直至形成厚度符合需求的導電層205，所述導電層205的厚度能夠通過所述選擇性物電沉積工藝精確控制。
[0055]所述選擇性無電沉積工藝參數包括:沉積液包括氧化劑、還原劑和堿性溶液，所述堿性溶液的PH值為8.9?9，溫度為20攝氏度?90攝氏度。在本實施例中，所述導電層205的材料為CoWP時，所述氧化劑包括H3P (W3O10) 4和CoSO4.6Η20，所述還原劑包括NaH2PO2,所述NaH2PO2的濃度為0.23摩爾/升?0.25摩爾/升，所述堿性溶液為KOH溶液。
[0056]在所述選擇性無電沉積工藝中，氧化劑中的金屬離子在第一電極層202的表面被還原劑還原為金屬原子，而所述金屬原子附著于所述第一電極層202表面，因此能夠自開口 205底部的第一電極層202表面開始向開口 205頂部的方向逐漸生長導電材料,直至形成導電層208。
[0057]然而，由于所述導電層208的材料為CoWP或CoMoP，所述導電層208的電性能，例如電阻率，與后續形成的第二電極層不同，為了使第一電極層202與后續形成的相變層之間的電性能符合工藝需求，在形成導電層208之后，需要在導電層208表面形成第二電極層。由于所述導電層208的厚度在100埃?500埃范圍內時，既能夠使開口 205的深寬比減小，又不會對第一電極層202與后續形成的相變層之間的電性能造成過大影響。
[0058]在另一實施例中，還能夠采用所述選擇性無電沉積工藝形成填充滿開口的導電層，后續形成的相變層形成于所述導電層表面，所述導電層用于對相變層進行熱處理。
[0059]請參考圖9，在所述導電層208表面形成填充滿所述開口 205 (如圖8所示)的第二電極層206。
[0060]所述第二電極層206用于對后續形成的相變層加熱，使所述相變層能夠在晶態與非晶態之間轉換，從而實現寫入或擦除操作。本實施例中，所述第二電極層包括形成于開口205側壁表面和導電層208表面的阻擋層206a、以及形成于所述阻擋層206a表面并填充滿開口 205的導電層206b。
[0061 ] 所述第二電極層206的形成工藝為:在所述第二介質層203表面、開口 205的側壁表面和導電層208表面形成阻擋薄膜；在所述阻擋薄膜表面形成填充滿開口 205的導電薄膜；采用化學機械拋光工藝去除高于第二介質層203表面的導電薄膜和阻擋薄膜，形成導電層206b和阻擋層206a,所述導電層206b和阻擋層206a構成第二電極層206。其中，所述阻擋薄膜能夠定義所述化學機械拋光工藝的停止位置，當所述化學機械拋光工藝進行至暴露出所述阻擋薄膜時，再進行一定過拋光，即能夠暴露出第二介質層203表面；所述第二電極層206的表面能夠高于第二介質層203的表面，或所述第二電極層206的表面與第二介質層203的表面齊平。此外，所形成的阻擋層206a還能夠防止導電層206b的材料向第二介質層203和第一介質層201中擴散,使所形成的第二電極層206性能穩定。
[0062]所述阻擋層206a的材料為鈦、氮化鈦、鉭、氮化鉭中的一種或多種組合，所述阻擋層206a的形成工藝為沉積工藝；所述導電層206b的材料為鎢、銅、鋁或多晶硅，所述導電層206b的形成工藝為沉積工藝或電鍍工藝。本實施例中，所述阻擋層206a的材料為鈦和氮化鈦的組合，所述導電層206b的材料為鎢，所述阻擋層206a和導電層206b的形成工藝均為化學氣相沉積工藝。
[0063]在本實施例中，由于在形成阻擋薄膜之前，在開口 205底部的第一電極層202表面形成了導電層208，所述導電層208使開口 205的深寬比減小，當采用化學氣相沉積工藝形成阻擋薄膜時，用于形成阻擋薄膜的材料易于進入開口 205底部，能夠使形成于開口 205側壁表面和底部表面的阻擋薄膜厚度均勻，避免了形成阻擋薄膜的材料在開口 205靠近頂部的側壁表面過度堆積的問題；當采用化學氣相沉積工藝形成導電薄膜時，由于所述開口205頂部平行于襯底200表面方向的尺寸擴大，而開口 205底部的尺寸不變，能夠避免由于導電薄膜的材料在開口 205靠近頂部的側壁表面過度堆積而使開口 205過早閉合的問題，使所形成的導電薄膜內部致密，因此所形成的導電層內不會產生空洞擴縫隙，使所形成的第二電極層206的性能穩定。
[0064]請參考圖10，在所述第二電極層206表面形成相變層207。
[0065]所述相變層207的材料為相變材料，本實施例中，所述相變層207的材料為GexSbyTez，其中，0〈x〈l，0〈y〈l，0〈z〈l，且x+y+z=l。所述相變層207與第二電極層206相接觸，所述第二電極層206能夠對所述相變層207進行熱處理，使所述相變層207與第二電極層206相接觸的部分區域能夠在晶態和非晶態之間發生轉換。當所形成的相變存儲器執行擦除操作時，使所述相變層207轉換非晶態，則所述相變層具有較高電阻，則所述相變存儲器被賦值為“O” ；當所形成的相變存儲器執行寫入操作時，使所述相變層207轉換晶態，則所述相變層具有較低電阻，則所述相變存儲器被賦值為“ I ”。
[0066]需要說明的是，在形成相變層207之后，在所述相變層207表面形成第三電極層，所述第三電極層的材料為鎢、銅、鋁或多晶硅，所述第三電極層作為所形成的相變存儲器的頂部電極，所述第三電極層的形成工藝與第一電極層202的形成工藝相同，在此不做贅述。
[0067]在本實施例中，由于在形成第二電極層之前，在所述開口底部的第一電極層表面形成導電層，能夠使所述開口道深寬比降低，從而有利于使所形成的第二電極層內部致密均勻，所形成的第二電極層電性能穩定。而且，所述導電層的形成工藝為選擇性無電沉積工藝，所述選擇性無電沉積工藝盡在導電材料表面形成導電層，而不會在絕緣材料表面形成導電層，因此所述導電層僅形成于開口底部的第一電極層表面、并且從開口底部逐漸向開口頂部生長，所述導電層的形成工藝簡單，且所述導電層僅形成于開口底部，所述導電層的材料不會在靠近開口頂部的側壁表面堆積，從而能夠有效地減小開口的深寬比，使形成于開口內的第二電極層致密均勻，從而使所形成的相變存儲器性能穩定。此外，所述導電層的厚度有限，所述導電層表面依舊形成第二電極層，使第一電極層到相變層之間的電阻率等電性能不會發生過大變化。因此，所形成的相變存儲器的性能得到改善。具體的，在形成導電層之后，所述開口的深寬比由大于4降低至2?3.5之間，所述開口的深寬比減小至不會影響第二電極層質量的范圍內，則后續形成的第二電極層內部致密均勻，避免了由于開口過早閉合而在第二電極層內形成空洞或縫隙的問題，所形成的第二電極層電性能穩定，相變存儲器的性能得到改善。此外，所述導電層的厚度為100埃?500埃，所述導電層的厚度有限，所述導電層在降低開口深寬比的同時，不會對第一電極層和相變層之間的電阻率造成過多影響，因此第一電極層和相變層之間的電性能能夠滿足工藝需求，且所形成的第二電極層致密均勻、性能穩定。
[0068]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種相變存儲器的形成方法，其特征在于，包括: 提供襯底，所述襯底表面具有第一介質層，所述第一介質層內具有第一電極層，所述第一電極層的表面與第一介質層的表面齊平； 在所述第一介質層和第一電極層表面形成第二介質層，所述第二介質層內具有暴露出部分第一電極層表面的開口； 采用選擇性無電沉積工藝在所述開口底部的第一電極層表面形成導電層，所述導電層的表面低于第二介質層表面； 在所述導電層表面形成填充滿所述開口的第二電極層； 在所述第二電極層表面形成相變層。
2.如權利要求1所述相變存儲器的形成方法，其特征在于，所述導電層的材料為CoWP或 CoMoP。
3.如權利要求2所述相變存儲器的形成方法，其特征在于，所述選擇性無電沉積包括:沉積液包括氧化劑、還原劑和堿性溶液，所述堿性溶液的PH值為8.9?9，溫度為20攝氏度?90攝氏度。
4.如權利要求3所述相變存儲器的形成方法，其特征在于，所述導電層的材料為CoWP時，所述氧化劑包括H3P (W3O10) 4和CoSO4.6H20,所述還原劑包括NaH2PO2，所述NaH2PO2的濃度為0.23摩爾/升?0.25摩爾/升。
5.如權利要求3所述相變存儲器的形成方法，其特征在于，所述堿性溶液為KOH溶液。
6.如權利要求1所述相變存儲器的形成方法，其特征在于，在形成導電層之前，所述開口的深寬比大于4。
7.如權利要求1所述相變存儲器的形成方法，其特征在于，在形成導電層之后，形成第二電極層之前，所述開口的深寬比為2?3.5。
8.如權利要求1所述相變存儲器的形成方法，其特征在于，所述導電層的厚度為100埃?500埃。
9.如權利要求1所述相變存儲器的形成方法，其特征在于，所述開口的形成工藝為:采用沉積工藝在第一電極層和第一介質層表面形成第二介質層；在所述第二介質層表面形成掩膜層，所述掩膜層暴露出與第一電極層位置對應的第二介質層表面；以所述掩膜層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述第二介質層，直至暴露出第一電極層為止，在所述第二介質層內形成開口 ；在形成開口之后，去除所述掩膜層。
10.如權利要求1所述相變存儲器的形成方法，其特征在于，所述掩膜層的材料為無定形碳，去除所述掩膜層的工藝為灰化工藝。
11.如權利要求1所述相變存儲器的形成方法，其特征在于，所述第二電極層的形成工藝為:在所述第二介質層表面、開口的側壁表面和導電層表面形成阻擋薄膜；在所述阻擋薄膜表面形成填充滿開口的導電薄膜；采用拋光工藝去除高于第二介質層表面的導電薄膜和阻擋薄膜，形成導電層和阻擋層，所述導電層和阻擋層構成第二電極層。
12.如權利要求1所述相變存儲器的形成方法，其特征在于，所述阻擋層的材料為鈦、氮化鈦、鉭、氮化鉭中的一種或多種組合，所述阻擋層的形成工藝為化學氣相沉積工藝；所述導電層的材料為鎢、銅、鋁或多晶硅，所述導電層的形成工藝為沉積工藝或電鍍工藝。
13.如權利要求1所述相變存儲器的形成方法，其特征在于，所述相變層的材料為GexSbyTez,其中，0〈x〈l, 0〈y〈l, 0〈ζ〈1,且 x+y+z=l。
14.如權利要求1所述相變存儲器的形成方法，其特征在于，在相變層表面形成第三電極層，所述第三電極層的材料為鎢、銅、鋁或多晶硅。
15.如權利要求1所述相變存儲器的形成方法，其特征在于，所述第一電極層的材料為鶴、銅、招或多晶娃。
【文檔編號】H01L45/00GK104425711SQ201310365826
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】張翼英 申請人:中芯國際集成電路制造(上海)有限公司