半導體裝置的制造方法及半導體裝置制造方法
【專利摘要】本發明提供能夠抑制在貫通電極的內部產生孔隙的半導體裝置的制造方法以及半導體裝置。在實施方式涉及的半導體裝置的制造方法中，形成貫通在背面設置有導電性膜的基板的正面背面并到達導電性膜的貫通孔。在貫通孔的內壁面、導電性膜的從貫通孔露出的面及基板的正面形成含銅的籽膜。通過電鍍法使含銅的第1金屬層從貫通孔的一個端面朝向另一個端面自下而上生長，填埋貫通孔直到從另一個端面起殘留小于等于貫通孔半徑的深度為止。通過電鍍法從直到中途部為止被填埋了的貫通孔的內周面開始使含鎳的第2金屬層共形生長而從另一個端面突出。在第2金屬層的頂面形成第3金屬層，并以第3金屬層為掩模對籽膜進行蝕刻，使第3金屬層熱熔融而成形。
【專利說明】半導體裝置的制造方法及半導體裝置
[0001] 本申請要求以日本專利申請2013-56586號（申請日：2013年3月19日）為在先申 請的優先權。本申請通過參照該在先申請而包括在先申請的全部內容。

【技術領域】
[0002] 本發明的實施方式涉及半導體裝置的制造方法及半導體裝置。

【背景技術】
[0003] 以往，有通過在基板多層地疊層形成有半導體元件和/或集成電路的芯片，以減 少半導體裝置的專有面積的技術。被疊層的各芯片彼此間通過貫通基板的貫通電極而連 接。貫通電極例如通過在貫通基板的正面背面的貫通孔中通過電鍍埋入金屬而形成。
[0004] 在通過電鍍在貫通孔內埋入金屬而形成貫通電極的工序中，有時會在貫通電極的 內部產生被稱為孔隙（void)的空隙。如此的孔隙成為使貫通電極的接通特性下降的原因 之一。


【發明內容】

[0005] 本發明的一個實施方式目的在于提供能夠對在貫通電極的內部產生孔隙進行抑 制的半導體裝置的制造方法及半導體裝置。
[0006] 根據本發明的一個實施方式，提供半導體裝置的制造方法。在半導體裝置的制造 方法中，在基板的背面形成導電性膜。形成貫通所述基板的正面背面并到達所述導電性膜 的貫通孔。在所述貫通孔的內壁面、所述導電性膜的從所述貫通孔露出的面及所述基板的 正面形成含銅的籽膜（seed film)。采用電鍍法，使含銅的第1金屬層從貫通所述基板的 正面背面的貫通孔的一個端面朝向另一個端面自下而上生長，填埋所述貫通孔直到從所述 另一個端面起殘留小于等于所述貫通孔半徑的深度為止。采用電鍍法，使含鎳的第2金屬 層從所述貫通孔的內周面開始共形（conformal)生長，使所述第2金屬層的頂面從所述另 一個端面突出，其中所述貫通孔由所述第1金屬層從所述一個端面開始填埋直到中途部為 止。在所述第2金屬層的頂面形成第3金屬層。以所述第3金屬層為掩模對所述籽膜進行 蝕刻。使所述第3金屬層熱熔融而成形。

【專利附圖】

【附圖說明】
[0007] 圖1是表示實施方式涉及的半導體裝置的說明圖。
[0008] 圖2是表示實施方式涉及的半導體裝置的制造工序的說明圖。
[0009] 圖3是表示實施方式涉及的半導體裝置的制造工序的說明圖。
[0010] 圖4是表示實施方式涉及的半導體裝置的制造工序的說明圖。
[0011] 圖5是表示實施方式涉及的半導體裝置的制造工序的說明圖。
[0012] 附圖標記說明
[0013] 1貫通電極，2基板，3通孔，4第1金屬層，5第2金屬層，6a第3金屬層，6凸 起（bump)，7電極，8絕緣膜，9銅膜，10抗蝕劑

【具體實施方式】
[0014] 下面參照附圖，對實施方式涉及的半導體裝置的制造方法及半導體裝置詳細地進 行說明。還有，本發明并不由該實施方式限定。圖1是表示實施方式涉及的半導體裝置的 說明圖。還有，在圖1中示意性地表示半導體裝置中的貫通基板2的正面背面的貫通電極 1的部分截面。
[0015] 如示于圖1地，實施方式涉及的半導體裝置具備貫通基板2的正面背面的貫通電 極1。具體地，貫通電極1具備第1金屬層4,該第1金屬層4從貫通例如硅晶片等基板2 的正面背面的貫通孔（以下，記載為"通孔3")的一個端面(在此，底面)向另一個端面(在此， 頂面）填埋直到中途部為止。
[0016] 而且，貫通電極1具備第2金屬層5和凸起6,其中，第2金屬層5從通孔3的中途 部開始填埋直到通孔3的上部端面為止，并且頂面從通孔3的上部端面突出；凸起6設置于 第2金屬層5的頂面，具有通過熱熔融成形的第3金屬層。還有，在通孔3的內周面與貫通 電極1之間，設置絕緣膜8及銅膜9,在貫通電極1的底面設置電極7。
[0017] 如此的貫通電極1中的第1金屬層4例如通過使銅從通孔3的底面朝向上方析出 而形成。由此，能夠防止在第1金屬層4的內部產生孔隙。
[0018] 另一方面，第2金屬層5例如通過使鎳從由第1金屬層4填埋直到中途部的通孔 3的底面及周面析出而形成。由此，能夠對第2金屬層5的內部的孔隙的產生進行抑制，并 且能夠高精度地控制第2金屬層5中的頂面的高度。
[0019] 以下，關于形成如此的貫通電極1的制造工序的一例，參照圖2?圖5具體地進行 說明。圖2?圖5是表示實施方式涉及的半導體制造裝置的制造方法的說明圖。還有，在 圖2?圖5,選擇性地表示形成貫通電極1的區域的示意性截面，關于其他部分省略圖示。
[0020] 如示于圖2 (a)地，在實施方式涉及的半導體裝置的制造方法中，預備形成有例如 半導體存儲器等半導體元件的硅晶片等基板2。然后，在基板2中的一個主面(在此，底面） 的預定位置設置使例如金等導電性膜圖形化而形成的電極7。
[0021] 接下來，如示于圖2 (b)地，形成通孔3,該通孔3從基板2的另一個主面(在此，頂 面)朝向一個主面貫通基板2的正面背面，使電極7的頂面露出。然后，如示于圖2 (c)地， 在通孔3的內周面及基板2的頂面，通過例如濺射法形成氧化硅膜等絕緣膜8。
[0022] 此后，在通過去除形成于電極7頂面的絕緣膜8使電極7頂面再次露出之后，在絕 緣膜8的表面，通過例如濺射法形成成為電鍍的籽膜的銅膜9。還有，銅膜9為籽膜的一例， 只要是形成于貫通孔3的內壁面、電極7的從通孔3露出的面及基板2正面的含銅的薄膜 即可，也可以為銅膜9以外的薄膜。
[0023] 接下來，如示于圖3 (a)地，在基板2頂面形成抗蝕劑10之后，選擇性地去除通孔 3的形成位置上的抗蝕劑10。此時，在基板2的頂面殘留抗蝕劑10,該抗蝕劑10在通孔3 的形成位置具有比通孔3的直徑大的直徑的孔部。
[0024] 接下來，在由銅膜9覆蓋內周面的通孔3的內部，通過電鍍埋入金屬。在此，在向 通孔3中埋入金屬的電鍍中，有稱為自下而上（bottom up)電鍍和共形(保形，conformal) 電鍍這2種電鍍法。
[0025] 自下而上電鍍為使金屬層從通孔3的成為底面的一個端面朝向成為上部開口的 另一個端面依次生長而向通孔3中埋入金屬的電鍍法。在自下而上電鍍法中，通過向在電 鍍中使用的電解液中添加含對金屬附著于通孔3內側面進行抑制的表面活性劑的添加劑， 使金屬層從通孔3的底面側生長。
[0026] 根據如此的自下而上電鍍，能夠對貫通電極1內部的孔隙的產生進行抑制。可是， 在通過自下而上電鍍填埋整個通孔3的情況下，在圖3 (a)中如一點劃線所示，金屬層從通 孔3的上部開口朝向上方隆起為穹頂狀，形成過量負擔（overburden) 11。
[0027] 在通過自下而上電鍍一下子填埋多個通孔3的情況下，形成于各通孔3的上部開 口的過量負擔11的高度Η根據通孔3而不同。并且，進行控制使得過量負擔11的高度Η 變得均勻，這非常困難。
[0028] 因此，在通過自下而上電鍍一下子填埋多個通孔3的情況下，形成于填埋了通孔3 的金屬層上的各凸起6 (參照圖1)的高度變得不均勻，恐會在之后疊層的芯片與凸起6之 間產生連接不良。并且，自下而上電鍍相比于共形電鍍，也有通過金屬層填埋通孔3花費時 間這樣的問題。
[0029] 另一方面，共形電鍍為使金屬層從通孔3的含底面的整個內周面生長而向通孔3 內填埋金屬的電鍍法。根據共形電鍍，能夠以比自下而上電鍍短的時間，完成金屬層向通孔 3的填埋。
[0030] 在如此的共形電鍍中，因為電場集中于通孔3的上部開口的角部，所以金屬層在 上部開口的部分比在通孔3的內側面成長得快。因此，在通過共形電鍍填埋所有通孔3的 情況下，在通孔3的內部被金屬層填埋之前，通孔3的上部開口被金屬層堵塞，在圖3 (a) 如兩點劃線所示，有時會在通孔3內部產生孔隙12。
[0031] 因此，在本實施方式中，如示于圖3 (a)地，首先，通過自下而上電鍍，使第1金屬 層4的自下而上生長從通孔3的底面開始。在此，第1金屬層4通過使例如含銅的金屬層生 長而形成。此后，從通孔3的底面到中途部為止由第1金屬層4填埋，結束自下而上電鍍。
[0032] 具體地，如示于圖3 (b)地，從通孔3的上部開口端面起殘留小于等于通孔3半徑 R的深度D，由第1金屬層從通孔3的底面填埋到中途部為止，結束自下而上電鍍。
[0033] 接下來，如示于圖4 (a)地，開始共形電鍍，使第2金屬層5從由第1金屬層4填 埋到中途部為止的通孔3的內周面共形生長。在此，第2金屬層5通過使例如含鎳的金屬 層生長而形成。
[0034] 此時，由共形電鍍填埋的通孔3的深度D如所述地，小于等于通孔3的半徑R。因 此，即使第2金屬層5在通孔3的上部開口的角部比在通孔3的內側面共形成長得快，也會 在由第2金屬層5堵塞通孔3的上部開口以前，填埋通孔3,所以能夠對孔隙的產生進行抑 制。還有，通過共形電鍍填埋的通孔3的深度D只要是能夠抑制第2金屬層5中產生孔隙 的深度即可，也可以比通孔3的半徑R更深。
[0035] 并且，如此一來，因為通過共形電鍍來填埋通過自下而上電鍍填埋到中途部為止 的通孔3的剩余部分，所以相比于通過自下而上電鍍填埋整個通孔3的情況，能夠在短時間 內完成通孔3的填埋。
[0036] 此后，繼續進行共形電鍍，如示于圖4 (b)地，使第2金屬層5的頂面從通孔3的 上部開口端面突出直到預定的高度為止，結束共形電鍍。如此地，因為通過共形電鍍，使第 2金屬層5的頂面從通孔3的上部開口端面突出，所以相比于自下而上電鍍，能夠高精度地 控制第2金屬層5頂面的高度。
[0037] 接下來，如示于圖5 (a)地，在第2金屬層5上形成第3金屬層6a。在此，第3金 屬層6a為能夠通過熱熔融成形的金屬層，例如由錫形成。
[0038] 此后，如示于圖5 (b)地，在去除抗蝕劑10之后，通過進行以從通孔3的上部開口 端面突出的第2金屬層5及第3金屬層6a為掩模的濕蝕刻，去除形成于基板2上的銅膜9。
[0039] 在此的濕蝕刻中，采用能夠熔融銅且不熔融鎳的藥液。由此，能夠防止成為第3金 屬層6a的底座（POST)的第2金屬層5被蝕刻。從而，能夠防止由于第2金屬層5的直徑 變小引起的接通特性和/或機械強度的下降。
[0040] 最后，實施反流（preflow)處理，通過使第3金屬層6a烙融而成形為大致半球形 狀，形成凸起6 (參照圖1)。由此，制造示于圖1的半導體裝置。
[0041] 如所述地，在本實施方式中，從貫通基板的正面背面的貫通孔的底面通過基于自 下而上電鍍所形成的第1金屬層填埋直到中途部為止。由此，能夠防止在填埋直到貫通孔 的中途部為止的第1金屬層內部產生孔隙。
[0042] 并且，在本實施方式中，由通過基于共形電鍍所形成的第2金屬層填埋由第1金屬 層從底面直到中途部為止填埋了的貫通孔，而且，使第2金屬層的頂面從貫通孔突出。由 此，能夠抑制在第2金屬層內部產生孔隙，并且能夠高精度地控制第2金屬層的頂面的高 度。
[0043] 并且，在本實施方式中，在第2金屬層的頂面，形成使第3金屬層熱熔融而成形的 凸起。由此，僅通過對將實施方式涉及的半導體裝置進行疊層并加熱，就能夠容易地連接疊 層的半導體彼此。
[0044] 并且，通過作為貫通電極的材料采用以往一般使用的銅而形成第1金屬層，不用 大幅度地改變以往的制造工序，就能夠形成第1金屬層。并且，通過作為第2金屬層的材料 采用鎳，在通過濕蝕刻去除殘留于基板正面的銅膜的工序中，能夠防止第2金屬膜的側面 被蝕刻。從而，能夠防止第2金屬層的接通特性和/或機械強度的下降。
[0045] 并且，在形成第1金屬層的工序中，從貫通孔的上部開口端面殘留小于等于貫通 孔半徑的深度，由第1金屬層從貫通孔的底面起填埋直到中途部為止。由此，在由基于共形 電鍍所形成的第2金屬層填埋由第1金屬層填埋直到中途部的貫通孔的情況下，能夠進一 步可靠地抑制在第2金屬層內部產生孔隙。
[0046] 還有，雖然在本實施方式中，將電鍍的籽膜設為包括銅膜9的單層結構，但是也可 以在覆蓋通孔3內周面的絕緣膜8的表面依次形成例如鈦膜和銅膜而成為多層結構。并 且，關于覆蓋通孔3內周面的絕緣膜8,也可以依次形成例如氮化硅膜和氧化硅膜而成為多 層結構。并且，雖然在本實施方式中，在形成電極7之后形成貫通電極1，但是也可以在形成 貫通電極1之后，形成電極7。
[〇〇47] 雖然對本發明的幾個實施方式進行了說明，但是這些實施方式提示為例子，并非 意圖對發明的范圍進行限定。這些新實施方式能夠在其他各種方式下實施，能夠在不脫離 發明的要旨的范圍內進行各種省略、替換、變更。這些實施方式和/或其變形包括于發明的 范圍和/或要旨，并且包括于技術方案中所記載的發明及其等同的范圍。
【權利要求】
1. 一種半導體裝置的制造方法，其特征在于，包括： 在基板的背面形成導電性膜的工序； 形成貫通所述基板的正面背面而到達所述導電性膜的貫通孔的工序； 在所述貫通孔的內壁面、所述導電性膜的從所述貫通孔露出的面及所述基板的正面形 成含銅的籽膜的工序； 采用電鍍法，使含銅的第1金屬層從貫通所述基板的正面背面的所述貫通孔的一個端 面朝向另一個端面自下而上生長，填埋所述貫通孔直到從所述另一個端面起殘留小于等于 所述貫通孔半徑的深度為止的工序； 采用電鍍法，使含鎳的第2金屬層從所述貫通孔的內周面開始進行共形生長，使所述 第2金屬層的頂面從所述另一個端面突出的工序，其中，所述貫通孔由所述第1金屬層從所 述一個端面填埋直到中途部為止； 在所述第2金屬層的頂面形成第3金屬層的工序； 以所述第3金屬層為掩模對所述籽膜進行蝕刻的工序；和 使所述第3金屬層熱熔融而成形的工序。
2. -種半導體裝置，其特征在于，具備： 第1金屬層，其從貫通基板的正面背面的貫通孔的一個端面向另一個端面填充到中途 部為止； 第2金屬層，其從所述貫通孔的所述中途部填埋到所述另一個端面為止，并且頂面從 所述貫通孔中的所述另一個端面突出；和 第3金屬層，其設置于所述第2金屬層的頂面，通過熱熔融而成形。
3. 根據權利要求2所述的半導體裝置，其特征在于： 所述第1金屬層為銅； 所述第2金屬層為鎳。
4. 根據權利要求2或3所述的半導體裝置，其特征在于： 所述第1金屬層與所述第2金屬層的邊界面位于距所述貫通孔的所述另一個端面深度 小于等于該貫通孔半徑的位置。
5. 根據權利要求2或3所述的半導體裝置，其特征在于： 所述第1金屬層通過自下而上生長而形成，該自下而上生長從所述基板中的所述一個 端面朝向所述另一個端面； 所述第2金屬層通過從所述貫通孔的內周面開始的共形生長而形成，所述貫通孔由所 述第1金屬層從所述一個端面填埋直到中途部為止。
【文檔編號】H01L21/28GK104064513SQ201310365786
【公開日】2014年9月24日 申請日期:2013年8月21日 優先權日:2013年3月19日
【發明者】小木曾浩二, 山下創一, 村上和博 申請人:株式會社 東芝