鎳侵蝕缺陷在線檢測方法
【專利摘要】本發明涉及一種鎳侵蝕缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測鎳侵蝕缺陷，包括如下步驟：a)、電子束掃描儀以第一配置參數掃描CMOS器件一表面區域，濾除非線條狀缺陷，第一配置參數包括第一電流值；b)、電子束掃描儀以第二配置參數掃描該表面區域，濾除線條狀缺陷，第二配置參數包括第二電流值；c)、以透射電鏡在暗場下掃描該表面區域，確定是否存在鎳侵蝕缺陷；d)、若存在鎳侵蝕缺陷，通過失效分析對鎳侵蝕缺陷進行核實與分類；e)、切換至另一表面區域，回到步驟a）繼續執行。其中，第一電流值小于第二電流值。該方法準確率高、實施簡單，易于在半導體行業內推廣。
【專利說明】鎳侵蝕缺陷在線檢測方法
【技術領域】
[0001]本發明涉及半導體加工制造領域，更具體地說，涉及一種鎳侵蝕缺陷在線檢測方法。
【背景技術】
[0002]隨著集成電路工藝的發展以及關鍵尺寸按比例縮小，以及CMOS器件性能要求的不斷提高，金屬硅化物的生長工藝受到越來越大的挑戰，若工藝不夠優化，很容易產生嚴重的系統性缺陷，例如，鎳侵蝕缺陷會導致嚴重的漏電，并使器件完全失效，從而對CMOS器件良率有極大影響。
[0003]對鎳侵蝕漏電缺陷的檢測是目前業界公認的難題之一，目前業界常用的檢測方法通常有兩種:一是通過終端測試，此方法有效但耗時過長，不利于縮短研發周期；二是應用電子束掃描儀先檢測出所有漏電缺陷，進而通過大量的失效分析確認鎳侵蝕缺陷，此方法也需大量的失效分析工作，并且在CMOS制備工藝前期由于有各種各樣的漏電缺陷存在，會對鎳侵蝕缺陷的檢測形成干擾，從而使對鎳侵蝕缺陷檢測的準確率非常低。
[0004]因此，提供一種可靠而準確的鎳侵蝕缺陷檢測方法，是本發明需要解決的技術問題。

【發明內容】

[0005]本發明的目的在于提供一種鎳侵蝕缺陷檢測方法。
[0006]為實現上述目的，本發明的技術方案如下:
[0007]一種鎳侵蝕缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測鎳侵蝕缺陷，包括如下步驟:a)、電子束掃描儀以第一配置參數掃描CMOS器件一表面區域，濾除非線條狀缺陷，第一配置參數包括第一電流值；b)、電子束掃描儀以第二配置參數掃描該表面區域，濾除線條狀缺陷，第二配置參數包括第二電流值；c)、以透射電鏡在暗場下掃描該表面區域，確定是否存在鎳侵蝕缺陷；d)、若存在鎳侵蝕缺陷，通過失效分析對鎳侵蝕缺陷進行核實與分類；e)、切換至另一表面區域，回到步驟a)繼續執行。其中，第一電流值小于第二電流值。
[0008]優選地，第一電流值取值范圍為7_20nA，第二電流值取值范圍為80_110nA。
[0009]優選地，在步驟d)之后、步驟e)之前還包括步驟f):根據失效分析結果確定第一配置參數和第二配置參數，第一、第二掃描參數還包括電子束掃描儀的著陸電壓及像素尺寸。
[0010]優選地，電子束掃描儀的著陸電壓的取值范圍為500?1500eV，像素尺寸的取值范圍為10?60nm。
[0011]優選地，在步驟b)之后、步驟c)之前還包括步驟g):若電子束掃描儀信噪比大于等于1.5時，執行步驟c);若電子束掃描儀信噪比小于1.5時，執行步驟e)。
[0012]本發明提供的鎳侵蝕缺陷在線檢測方法，通過逐步檢測的工藝進行由粗到精的檢測，進而一步步地篩選出鎳侵蝕缺陷，可在CMOS器件制備工藝中在線高效檢測鎳侵蝕缺陷，準確率高、實施簡單，易于在半導體行業內推廣。
【專利附圖】

【附圖說明】
[0013]圖1示出本發明一實施例的鎳侵蝕缺陷在線檢測方法流程示意圖；
[0014]圖2示出電子束掃描儀配置為第一電流參數時鎳侵蝕缺陷影響周圍連接孔的漏電情況示意圖；
[0015]圖3示出電子束掃描儀配置為第二電流參數時鎳侵蝕缺陷影響周圍連接孔的漏電情況示意圖。
【具體實施方式】
[0016]下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。
[0017]CMOS器件的制備工藝包括多個工藝步驟，例如，依次包括但不限于如下工藝步驟:提供半導體襯底；形成溝槽及有源區；沉積介質層；形成離子肼；生長多晶硅柵極；形成第一支撐體；形成超淺PN結；形成第二支撐體；形成深PN結；沉積金屬硅化物阻擋層；形成表面介電層；形成接觸孔；鎢栓塞平坦化；以及在線檢測等工藝。本檢測方法在鎢栓塞平坦化工藝進行，可視為在線檢測工藝的一工藝步驟，用于對CMOS器件的鎳侵蝕缺陷進行在線檢測。
[0018]如圖1所示，本發明一實施例提供的鎳侵蝕缺陷在線檢測方法，包括如下步驟:
[0019]步驟S10、電子束掃描儀以第一配置參數掃描CMOS器件一表面區域，濾除非線條狀缺陷，第一配置參數包括第一電流值。
[0020]具體地，將電子束掃描儀以第一配置參數進行配置，選定CMOS器件一表面區域進行檢測。其中，第一配置參數中采用第一電流值，其取值范圍為7-20nA。
[0021]若存在鎳侵蝕缺陷，CMOS器件漏電，其NMOS區域導通，鎳侵蝕缺陷區域會影響周圍的鎢栓塞區域，在電子束掃描儀以低電流參數(如第一電流值)工作時，通過電子束掃描儀觀察鎳侵蝕缺陷所在區域，其會呈現出線條狀的形狀，如圖2所示。而其他的漏電缺陷，例如位錯缺陷、劃傷以及部分CMOS器件本身缺陷會在電子束掃描儀中呈現點狀或其他不規則形狀，這明顯不同于線條狀形貌。
[0022]因此，上述步驟SlO中，可通過電子束掃描儀的觀測或圖像識別等措施，濾除非線條狀缺陷、保留線條狀缺陷，極大程度上縮小鎳侵蝕缺陷的檢測范圍。
[0023]步驟S11、電子束掃描儀以第二配置參數掃描該表面區域，濾除線條狀缺陷，第二配置參數包括第二電流值。
[0024]具體地，將電子束掃描儀以第二配置參數進行配置，繼續對步驟SlO中選定的表面區域進行檢測。其中，第二配置參數中采用第二電流值，其取值范圍為80-110nA。
[0025]在電子束掃描儀以高電流參數(如第二電流值)工作時，NMOS區域會產生截止作用，同時鎳侵蝕缺陷對周圍鎢連接孔的漏電影響將減弱甚至消失，從而通過電子束掃描儀觀察時，鎳侵蝕缺陷也將集中在一個固定的點，如圖3所示；而對器件本身的一些漏電或者一些物理缺陷，例如條狀的硅殘留而言，則會呈現線條狀或其他不規則形狀。
[0026]因此，上述步驟Sll中，可通過電子束掃描儀的觀測或圖像識別等措施，濾除線條狀缺陷、保留點狀缺陷，以進一步縮小鎳侵蝕缺陷的檢測范圍。
[0027]步驟S12、以透射電鏡在暗場下掃描該表面區域，確定是否存在鎳侵蝕缺陷。
[0028]通過透射電鏡對CMOS器件表面進行檢測時，鎳侵蝕缺陷在明場條件下不明顯，而在暗場條件下則呈明顯的陰影區域。
[0029]因此，以透射電鏡在暗場條件下對CMOS器件同一表面區域進行觀察，可進一步縮小鎳侵蝕缺陷的檢測范圍。
[0030]步驟S13、若存在鎳侵蝕缺陷，通過失效分析對鎳侵蝕缺陷進行核實與分類。
[0031]為提高檢測的準確率，該步驟S13中，通過失效分析方法對鎳侵蝕缺陷進行核實；為對CMOS器件制備工藝的優化提供明確的指導，還對鎳侵蝕缺陷進行細化的分類，以供分析各類缺陷的成因、確定CMOS器件制備工藝中存在的問題，以便進行優化。
[0032]該步驟中采用的失效分析方法已為現有技術所充分公開。
[0033]步驟S14、切換至另一表面區域，回到步驟SlO繼續執行。其中，第一電流值小于第二電流值。
[0034]具體地，切換至CMOS器件一新的表面區域檢測鎳侵蝕缺陷，再依次進行上述各步驟，直至掃描完整個CMOS器件表面。
[0035]根據對鎳侵蝕缺陷的分辨率的不同要求，電子束掃描儀的掃描范圍為10-80nm，通常可米用50nm,即每50nm對CMOS器件上表面進行一次掃描。
[0036]根據上述檢測方法進一步改進的實施方式，在步驟S13之后、步驟S14之前還包括如下步驟:根據失效分析結果確定第一配置參數和第二配置參數，第一、第二掃描參數還包括電子束掃描儀的著陸電壓及像素尺寸。
[0037]該步驟根據對鎳侵蝕缺陷的有效檢測結果，得出電子束掃描儀的更理想的配置參數，以便在后續對其他表面區域進行檢測時使用，從而提供一基于回饋的參數修正方式，隨著檢測次數的增加，電子束掃描儀可逐步獲得最佳的配置參數。
[0038]具體地，電子束掃描儀的著陸電壓的取值范圍為500?1500eV，像素尺寸的取值范圍為10?60nm。
[0039]進一步地，在步驟Sll之后、步驟S12之前，還包括如下步驟:若電子束掃描儀信噪比大于等于1.5時，執行步驟S12 ;若電子束掃描儀信噪比小于1.5時，執行步驟S14。根據多次實驗得到的統計結果，本發明將信噪比小于1.5的缺陷從鎳侵蝕缺陷的檢測結果中濾除，進一步提供檢測的準確率。
[0040]可以理解，CMOS器件制備工藝包括多個工藝步驟，各工藝步驟在現有技術公開的范圍內可進行組合替換，只要利用電子束掃描儀及透射電鏡對鎳侵蝕缺陷進行逐步篩選式的檢測，均應視為基于本發明的思想所作的變形設計，應落入本發明的保護范圍。
[0041]以上所述的僅為本發明的優選實施例，所述實施例并非用以限制本發明的專利保護范圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護范圍內。
【權利要求】
1.一種鎳侵蝕缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測鎳侵蝕缺陷，包括如下步驟: a)、電子束掃描儀以第一配置參數掃描CMOS器件一表面區域，濾除非線條狀缺陷，所述第一配置參數包括第一電流值； b)、所述電子束掃描儀以第二配置參數掃描該表面區域，濾除線條狀缺陷，所述第二配置參數包括第二電流值； c)、以透射電鏡在暗場下掃描該表面區域，確定是否存在鎳侵蝕缺陷； d)、若存在鎳侵蝕缺陷，通過失效分析對鎳侵蝕缺陷進行核實與分類；若不存在，進至步驟e)； e)、切換至另一所述表面區域，回到所述步驟a)繼續執行。 其中，所述第一電流值小于第二電流值。
2.如權利要求1所述的方法，其特征在于，所述第一電流值取值范圍為7-20nA，所述第二電流值取值范圍為80-110nA。
3.如權利要求1所述的方法，其特征在于，在所述步驟d)之后、所述步驟e)之前還包括步驟f):根據失效分析結果確定所述第一配置參數和第二配置參數，所述第一、第二掃描參數還包括所述電子束掃描儀的著陸電壓及像素尺寸。
4.如權利要求3所述的方法，其特征在于，所述電子束掃描儀的著陸電壓的取值范圍為500?1500eV，像素尺寸的取值范圍為10?60nm。
5.如權利要求1所述的方法，其特征在于，在所述步驟b)之后、步驟c)之前還包括步驟g):若所述電子束掃描儀信噪比大于等于1.5時，執行所述步驟c);若所述電子束掃描儀信噪比小于1.5時，執行所述步驟e)。
6.如權利要求1至5中任一項所述的方法，其特征在于，所述CMOS器件制備工藝至少包括鎢栓塞平坦化工藝，所述檢測方法在鎢栓塞平坦化工藝之后進行。
【文檔編號】H01L21/66GK103545231SQ201310496415
【公開日】2014年1月29日 申請日期:2013年10月21日 優先權日:2013年10月21日
【發明者】范榮偉, 王愷, 龍吟, 倪棋梁, 陳宏璘 申請人:上海華力微電子有限公司