在芯片背側具有組合無源器件的半導體器件的制作方法
【專利摘要】本公開描述了在單個襯底上組合了半導體器件和電容器使得半導體器件與電容器相互電隔離的半導體芯片。在一個示例中，半導體芯片包括具有第一側與第二側的襯底，其中第二側與第一側相對。半導體芯片進一步包括形成在襯底第一側上的半導體器件以及形成在襯底的第二側的至少部分上的電絕緣層。半導體芯片進一步包括形成在襯底的第二側上的電絕緣層的至少部分上的電容器器件，其中電容器器件與半導體器件電絕緣。
【專利說明】在芯片背側具有組合無源器件的半導體器件

【技術領域】
[0001]本公開大體上涉及半導體器件，并且更具體地涉及與無源器件組合且與無源器件電隔離的半導體器件。

【背景技術】
[0002]電子器件通常具有作為電子器件封裝的部分的無源器件，諸如電容器或電感器。無源器件可以是獨立存在的器件，也可以與芯片上的有源器件組合。具有多于一個器件的傳統芯片常常局限于垂直非結構化器件，并且通常用于諸如高頻器件和低功率邏輯器件的應用中。


【發明內容】

[0003]總體而言，本公開描述了將一個或多個無源器件包括在襯底的背側上的半導體器件。例如，描述了這樣的半導體芯片，其包括在單個襯底上形成的半導體器件和電容器，使得半導體器件與電容器相互電隔離。例如，半導體芯片包括:形成在襯底的第一側上的半導體器件、以及形成在襯底的第二背側的至少部分上的電絕緣層。半導體芯片可以包括形成在襯底的背側上的一個或多個無源器件。
[0004]本公開的一個或多個示例和技術的細節將在下面的附圖與說明中闡明。本公開的其它特點、目的和優點將從本說明和附圖以及權利要求書中變得顯而易見。

【專利附圖】

【附圖說明】
[0005]圖1是圖示了根據本公開中描述的一項或多項技術的一種示例半導體芯片的方塊圖，該芯片包括形成在芯片的背側上的無源器，無垂直電流流動。
[0006]圖2A和2B是圖示了根據本公開中描述的一項或多項技術的在芯片的背側上的一種示例電容器結構的方塊圖。
[0007]圖3是圖示了根據本公開中描述的一項或多項技術的一種示例半導體芯片的方塊圖，該芯片包括形成在芯片的背側上的電容器，無垂直電流流動。
[0008]圖4是圖示了根據本公開中描述的一項或多項技術的一種示例半導體器件的方塊圖，該芯片具有形成在背側上的電容器，有垂直電流流動。
[0009]圖5是圖示了根據本公開中描述的一項或多項技術的一種示例半導體器件的方塊圖，該芯片具有發光二極管(LED)和形成在半導體器件的背側上的電容器。
[0010]圖6是圖示了根據本公開中描述的一項或多項技術的另一中示例半導體芯片的方塊圖，該芯片包括形成在連接至芯片背側電極的襯底的背側上的電容器。
[0011]圖7A和7B是圖示了根據本公開中描述的一項或多項技術的半導體芯片的示例背側的方塊圖。
[0012]圖8是圖示了根據本公開中描述的一項或多項技術的用于形成半導體器件的一個示例方法的流程圖。
[0013]各個附圖并不一定按比例繪制。

【具體實施方式】
[0014]本公開描述了一種單個半導體芯片，其具有這樣形成在襯底上的一個或多個有源器件以及一個或多個無源器件，使得有源器件與無源器件相互電隔離，除非以另外的方式電連接。有源器件可以形成在襯底的至少正側上，而無源器件形成在襯底的至少部分地未被有源器件使用的背側上。這樣，可以將這些器件包含在單個芯片封裝內，該單個芯片封裝可以作為集成電路的部分。本公開中描述的示例和技術將芯片背側的使用進一步擴展到具有垂直結構化的金屬、電介質以及金屬層的有源器件。
[0015]有源器件可以是例如邏輯器件、包括場效應晶體管(FET)的半導體器件、發光二極管(LED)或其它電子器件。有源器件可以是電子器件的集成電路的部件。無源器件可以是例如電容器、電感器和電阻器。無源器件可以與有源器件電隔離(例如，無源器件的接地電位和有源器件的接地電位可能不同)。對于還包括電容器的半導體器件來說，本公開中描述的結構可以增加電容器的面積電容(area capacitance)。
[0016]本公開中描述的示例半導體芯片提供了至芯片背側電極的直接接入。至芯片背側電極的直接接入使得能夠連接至電極，不會電涉及(electrically involve)與電極附接的襯底。對芯片背側電極的直接接入防止了襯底的電阻與有源器件串聯，從而降低了寄生電阻。
[0017]如本文所描述的，可以在一個組裝步驟中形成有源器件和無源器件。將芯片背側上的電容器、電感器或電阻器與有源器件集成可以在不增加額外組裝步驟的情況下向芯片提供濾波器或緩沖器的功能。進一步地，根據本公開結構化的半導體芯片可以具有比兩個獨立存在的芯片可以實現的比率更高的單位體積功率(例如,千瓦/立方厘米(KW/cm3))和更高的單位重量功率(例如，千瓦/克(KW/g))。而且，本公開中描述的半導體器件可以用于功率器件。
[0018]將兩個或更多器件集成到單個芯片封裝內降低了成本，減少了組裝步驟的數量，并且減少了電子器件所需的獨立存在的芯片的數量。因為組合器件使用了比價格更高的正側加工更廉價的背側加工，所以將無源器件組合在芯片的背側相對于非組合式器件而言則降低了成本。由于兩個或更多器件集成在單個芯片中，所以比使用單獨存在的器件時需要制造和裝配的器件少。因此，在制造、儲存、裝配以及建立并且使用半導體器件的其它方面中減少了成本。
[0019]此外，本公開中描述的結構可以將無源器件組合在具有垂直電流結構(諸如，垂直FET)的微芯片的背側上。有源器件可以具有垂直結構化的金屬、電介質以及金屬層。
[0020]出于圖示之目的，本公開中描述的半導體芯片是相對于作為無源器件的電容器進行描述的。然而，本公開中描述的半導體芯片并不僅限于此，還可以擴展到其它類型的電氣器件。同樣，本公開中描述的有源器件并不限于FET、LED和集成電路器件，可以使用任何類型的可以形成在襯底的正側上或者具有襯底的垂直結構的有源器件。
[0021]圖1是圖示了根據本公開描述的一項或多項技術的示例芯片2的方塊圖，該芯片包括形成在的芯片2的背側上的不具有垂直電流流動的無源器件12。芯片2包括具有正側20和背側22的襯底4。如本文所使用的，短語“芯片的正側”意指，例如已經形成在襯底4的正側20上的任何物體，這些物體可以直接形成在正側20上，或者可以不直接形成在正側20上。正側20也可以稱為是芯片2的“有源表面”。短語“芯片的背側”意指，例如已經形成在襯底4的背側22上的任何物體，這些物體可以直接形成在背側22上，或者可以不直接形成在背側22上。如本文所使用的，短語“垂直電流流動”意指在正側20和背側22之間(反之亦然)流動的任何電流，但是并不一定指芯片2的方向。
[0022]芯片2可以由半導體芯片組成，并且可以包括形成在襯底4的正側20上的有源器件6。有源器件6的示例包括不具有垂直電流流動的任何器件，包括邏輯器件和集成電路器件。襯底4的示例包括在其上可以形成有源器件6的任何材料，包括硅。
[0023]在圖1的示例中，芯片2包括形成在襯底4的背側22上的電絕緣層10。電絕緣層10可以直接形成在背側22上，或者在電絕緣層10與背側22之間可以存在中間層。電絕緣層10在有源器件6和無源器件12之間起到隔離阻擋結構(180131:1011 1381-1-161-)的作用使得沒有從有源器件6通過襯底4到無源器件12的直接電流路徑。以這種方式，可以使無源器件12和有源器件6相互獨立。無源器件12與形成在芯片2的正側20上的任何物體均電隔離。
[0024]無源器件12可以形成在電絕緣層10的至少部分上。無源器件12的示例包括電容器、電阻器和電感器。無源器件12可以由一層或多層形成，如下文所詳細描述。將無源器件12集成在芯片2的背側22上，減少了制造和組裝具有有源器件6和無源器件12的功能的兩個獨立存在的器件的成本。相比于具有多個獨立存在的芯片的情況，根據本文所描述的技術制造芯片2會得到更小、更通用、更廉價、更緊湊的芯片。
[0025]芯片2可以包括三個或更多獨立存在的電極14-114-2和14-3(統稱為“電極14”。電極14相互電獨立1=(1印011(10111:)。電極14-1電稱合至無源器件12。電極14-2固定至電絕緣層10。在圖1的示例中，電極14-2獨立于無源器件12和有源器件6，但是在其它示例中，電極14-2可以電耦合至其中一個或另一個上。電極14-3電耦合至有源器件6。在一些示例中，芯片2包括比圖1中圖示的電極更多或更少的電極。
[0026]圖1圖示了包括兩部分芯片載體的芯片2，即芯片載體的第一部分18-1和芯片載體的第二部分18-2(統稱為“芯片載體18”〉。芯片載體18可以由導電材料形成，例如金屬。芯片載體的第一部分18-1固定或附接至無源器件12和電極14-1。芯片載體的第二部分18-2固定或附接至電極14-2。在一些不例中，芯片載體的第一部分18-1和芯片載體的第二部分18-2相互電隔尚。即，芯片載體的第一部分18-1和芯片載體的第二部分18-2處于不同的電勢。可以將芯片載體18設計得使其對應無源器件12的連接點，諸如電極14。因此，能夠通過芯片載體18電接入無源器件12。
[0027]可以存在多種向有源器件6提供電壓的方式。作為一個示例，外部電源可以電連接至有源器件6。在一個示例中，無源器件12可以向有源器件6供電。作為另一示例，無源器件12可以是在其經充電時向有源器件6提供電壓的電容器。在該示例中，無源器件12經由外部連接(諸如在電極14-1和14-3之間的接線或印刷電路板⑴⑶)跡線)電連接至有源器件6。
[0028]由于具有圖1所圖示的結構，芯片2可以將兩個或更多器件6—起組合在單個襯底4上。芯片2可能減少電子器件所需的獨立存在的器件的數量，并且減少在制造、存儲和組裝方面關于獨立存在的器件的成本。此外，芯片2的結構提供了對背側電極14-1的直接接入。
[0029]圖2八和圖28是圖示了根據本公開中描述的一項或多項技術的形成在襯底的背側上的示例電容器的方塊圖。圖2八圖示了包括電容器46的芯片28，該電容器具有形成在襯底30的背側34上的平面結構。圖28圖示了包括電容器66的芯片48，該電容器具有形成在襯底60的背側54上的溝槽結構。芯片28和48可以包括與圖1的芯片2相同或相似的特征。在一些示例中，芯片28和48包括與圖1的芯片2不同的特征。
[0030]在圖2八中，芯片28包括具有正側32和背側34的襯底30，使得正側32與背側34相對。襯底30可以是硅襯底，并且可以具有大約為20微米至大約700^ III的厚度，雖然也可以是其它厚度。襯底30可以具有形成在正側32上的一個或多個有源器件，諸如2？丁、[￡0或其它集成電路器件。在襯底32的背側34的至少部分上形成第一隔離層36。第一隔離層36可以是電絕緣層，使得形成在第一隔離層36上的任何器件都電獨立于形成在正側32上的任何器件。第一隔離層36的示例包括氧化物層，諸如任何具有由310,或31隊組成的化學成分的材料。第一隔離層36的其它示例包括任何電絕緣有機材料或聚合物。隔離層36可以形成有適合對于將要使用芯片28的特定應用而在電容器46和襯底30之間提供電隔離的厚度。隔離層36的示例厚度包括大約50納米(11111)至大約200011111。在一些示例中，本文所描述的層的厚度在整個層上可以是不均勻的。
[0031]電容器46形成在隔離層34上，并且包括第一金屬層38、介電層40以及第二金屬層42。可以充當電容器46的頂極板的第一金屬層38形成在隔離層34的至少部分上。介電層40形成在第一金屬層38的至少部分上。第二金屬層42形成在介電層40的至少部分上。層38、40和42可以是適合于電容器的任何材料和任何厚度。例如，介電層40可是任何介電材料，包括具有較高介電常數(0的介電材料，諸如例如氮化硅(?隊〉、氧化鋁(“施)、氧化釔(103)、二氧化鋯(21^)、二氧化鉿(--)、氧化鑭(匕辦)、五氧化二鉭(?^)和二氧化鈦(11(?)。介電層40可以具有大約1鹽至100鹽范圍內的厚度。
[0032]第一金屬層38和第二金屬層42可以是可以通過例如濺射、蒸發、化學氣相沉積或電鍍而沉積的任何金屬或金屬合金。這類金屬可以包括鋁(八1)、銅(“)、鋁銅(八、鋁硅銅(八131(?、鈦(11)、鎢⑵、鈦鎢(111)以及金(八11)。第一金屬層38和第二金屬層42可以分別具有大約1011111至大約100011111范圍內的厚度。進一步地，層38、40和42可以水平地形成。
[0033]可以在第二金屬層42的至少部分上形成第二隔離層44。第二隔離層44可以使電容器46與附接有芯片28的芯片載體或引線框架電隔離或熱隔離。在一些示例中，第二隔離層44在成分和結構上類似于第一隔離層36。
[0034]層36、38、40、42和44可以利用沉積技術來形成，諸如，濺射、物理氣相沉積$70)、化學氣相沉積((^0)、電化學沉積出⑶)、分子束外延(182)、原子層沉積(八⑶)或在半導體器件制作中用于構建層的任何其它技術。
[0035]圖28圖示了包括具有溝槽結構的電容器66的示例芯片48。與圖2八的芯片28類似，芯片48包括具有正側52和與正側52相對的背側54的襯底50。芯片48進一步包括形成在襯底50的背側54的至少部分上的第一隔離層56。芯片48包括電容器66，該電容器包括形成在第一隔離層56的至少部分上的第一金屬層58、形成在第一金屬層58的至少部分上的介電層60、以及形成在介電層60的至少部分上的第二金屬層62。第二金屬層62的至少部分上已經形成了第二隔離層64。在一些示例中，電容器66可以認為進一步包括隔離層56和64。
[0036]層56、58、62和64的成分可以與圖2八的對應的層36、38、40、42和44的成分相同或不同。然而，層54、56、58、62和64具有溝槽結構。在其它條件都相同的情況下，具有圖28所示溝槽結構的電容器66可以產生比具有圖2八所示平面結構的電容器46更大的面積電容。
[0037]建立溝槽層結構的一個示例過程如下:首先，利用開槽工藝(諸如光刻、各向異性蝕刻工藝、干法蝕刻工藝等)將溝槽蝕刻至襯底50中；接著，用氧化物層填充溝槽以建立第一隔離層56，將第一隔離層56的一些蝕刻掉以保持溝槽結構；然后，利用濺射技術，例如沿著第一隔離層56在溝槽內的側壁，大致保形地形成電容器66的層58、60和62 ；最后，沉積第二隔離層64，該第二隔離層64可以填滿溝槽。
[0038]圖2八和28圖示了具有金屬-絕緣體-金屬(1頂)結構的電容器46和66。然而，在其它示例中，電容器46和66可以具有不同的結構，諸如例如，聚合物-絕緣體-聚合物(戶工?)結構或金屬-氧化物-硅(服)3)結構。
[0039]圖3是圖示了根據本公開中描述的一項或多項技術的示例半導體芯片110的方塊圖，該半導體芯片包括不具有垂直電流流動的、形成在背側106上的電容器110。圖3示出了芯片100的截面圖。芯片100包括具有正側104和與正側104相對的背側106的襯底102。襯底102的示例包括可以在其上形成有源器件108的任何材料，包括硅。芯片100包括形成在襯底102的正側104上的有源器件108以及形成在襯底102的背側106上的電容器110。有源器件108的示例包括不具有通過襯底102的垂直電流流動的任何器件，包括集成電路器件。
[0040]在圖1的示例中，芯片100包括形成在襯底102的背側106上的對芯片的隔離層(180181:1011 1:01120對芯片的隔離層112為電絕緣層，并且可以直接形成在背側106上，或者在對芯片的隔離層112與背側106之間可以存在中間層。對芯片的隔離層112在有源器件108與電容器110之間起到隔離阻擋結構的作用，使得從有源器件108到電容器110無直接電流路徑。以這種方式，可以使電容器110和有源器件108相互獨立。因此，電容器110與形成在襯底102的正側104上的任何物體均電隔離。
[0041]電容器110可以形成在襯底102的背側106的至少部分上。如圖3所示，電容器110具有與圖2八所示平面堆疊層結構相似的平面堆疊層結構。然而，在一些示例中，電容器110可以具有不同的結構，諸如圖28所示的溝槽堆疊結構。在對芯片的隔離層112的至少部分上形成第一金屬層114。在第一金屬層的至少部分上形成介電層116。在介電層116的至少部分上形成第二金屬層118。在第二金屬層118的至少部分上形成第二隔離層120。
[0042]芯片100包括四個獨立存在的電極122-1、122-2、122-3和122-4(統稱為“電極122，。電極122的一些可以相互電獨立。電極122-1和122-2電耦合至有源器件108。電極122-3形成在第一金屬層114的至少部分上，并且提供至電容器110的第一極板(例如，頂極板)的電連接。類似地，電極122-4形成第二金屬極板118的至少部分上，并且提供至電容器110的第二極板(例如，底極板)的電連接。在圖3的示例中，電極122-1和122-2與電容器110電獨立，而電極122-3和122-4與有源器件108電獨立。在其它示例中，芯片100包括比圖3所圖示的電極更多或更少的電極。進一步地，在其它示例中，電極122可以鍵合并且電耦合至芯片100的不同特征或層。
[0043]圖3圖示了包括兩部分芯片載體的芯片100，即芯片載體的第一部分124-1和芯片載體的第二部分124-2(統稱為“芯片載體124，。芯片載體的第一部分124-1固定或附接至電極122-3。芯片載體的第二部分124-2固定或附接至電極122-4。芯片載體的第一部分124-1和芯片載體的第二部分124-2相互電隔離。芯片載體124可以為導電體。通過芯片載體的第一部分124-1和芯片載體的第二部分124-2可以實現對電容器110的電連接。這種結構能夠對在芯片100的背側106上的電容器110進行簡單并且直接的接入。可以利用例如導電膠或焊接來實現對芯片載體124的連接。在其它示例中，可以使用其它附接機構或技術。在其它示例中，引線框架附接至電容器66，而不是附接至芯片載體124。
[0044]在其中無源器件(諸如圖1的無源器件12)為電阻器或電感器的其它示例中，本文所描述的一些電極可以分別電耦合至該電阻器或電感器的第一端和第二端。
[0045]圖4是圖示了根據本公開中描述的一項或多項技術的示例半導體器件150的方塊圖，該半導體器件具有垂直電流流動以及形成在背側上的電容器160。圖4示出了半導體器件150的截面圖。半導體器件150可以用于功率應用中，因為它可以攜帶較大的電流。
[0046]半導體器件150包括具有第一側153和與第一側153相對的第二側154的襯底152。第一側153和第二側154也可以分別稱為“正側”和“背側”。襯底152的示例包括在其上可以形成有源器件108的任何材料，包括硅(31)和氮化鎵￠40。
[0047]半導體器件150包括形成在襯底152的第一側154上的場效應晶體管(而” 158。 158為半導體器件150的有源器件。158可以是任何類型的垂直晶體管，包括例如金屬氧化物半導體而！' (108^1)、結型(^￡1)或離子敏感(18^1)。在其它示例中，158為另一種類型的有源器件，諸如二極管、雙極結型晶體管(811)、互補金屬氧化物半導體((?)?器件等。此外，半導體器件150可以包括基于&^的開關器件。
[0048]有源器件158包括源極157、柵極159以及漏極156。電流可以在源極157和漏極156之間沿兩個方向中的任一方向流動，取決于例如了 158的功能和類型。了 158可以包括一層或多層，并且可以具有本領域中已知的各種結構。？￡1 158的功能更多的是在半導體器件150的左側，因為在源極157和漏極156之間的溝道是開通的以便電流流過。電流通常不會在源極157和隔離層162之間流動。在這些示例中，漏極156的區域足夠大，不會對半導體150的性能產生不利影響。
[0049]半導體器件150包括形成在襯底152的第二側154的至少部分上的電容器160。電容器160包括形成在襯底152的第二側154的至少部分上的隔離層162。隔離層162為電絕緣層，并且可以直接形成在第二側154上，或者在隔離層162和第二側154之間可以存在中間層。電隔離層162在158和電容器160之間起到隔離阻擋結構的作用使得在丁158和電容器160之間無直接電流路徑。以這種方式，電容器160和158可以相互獨立。因此，電容器160與形成在襯底152的第一側153上的任何物體均電隔離。當半導體器件150的左側包括？21158的功能時，半導體器件150的右側由于隔離層162的作用而與電容器160電隔離。
[0050]如圖4所示，電容器160具有與圖2八所示的平面堆疊層結構相似的平面堆疊層結構。然而，在其它示例中，電容器160可以具有不同的結構，諸如圖28所示的溝槽堆疊結構。在隔離層162的至少部分上形成第一金屬層164。在第一金屬層164的至少部分上形成介電層166。在介電層166的至少部分上形成第二金屬層168。在第二金屬層168的至少部分上形成第二隔離層170。
[0051]兩個電極172-1和172-2電耦合至電容器160。電極172-1形成在第一金屬層164的至少部分上，并且提供至電容器160的第一極板或頂極板的電連接。類似地，電極172-2形成在第二金屬層168的至少部分上，并且提供至電容器160的第二極板的電連接。在圖4的示例中，電極172-1和172-2電獨立于158的源極157、漏極156和柵極158。在其它示例中，芯片150包括比圖4所圖示的電極更多或更少的電極。此外，在其它示例中，電極172-1和172-2可以鍵合至半導體器件150的不同特征或層，并且與半導體器件150的不同特征或層電耦合。
[0052]半導體器件150包括三部分芯片載體，即第一部分174-1、第二部分174-2以及第三部分174-3(統稱為“芯片載體174，。芯片載體的第一部分174-1固定或附接至電極漏極156。然而,在漏極156與芯片載體的第一部分174-1之間可以設置結構180。在一些不例中，結構180是漏極156的部分。結構180可以包括一層或多層，諸如一個或多個氧化物層、一個或多個金屬層以及其它類型的層。
[0053]芯片載體的第二部分174-2固定或附接至電極172-1。芯片載體的第三部分174-3固定或附接至電極172-2。芯片載體的第一部分174-1可以與芯片載體的第二部分174-2和芯片載體的第三部分174-3電隔尚。而且,芯片載體的第二部分174-2與芯片載體的第三部分174-3可以相互電隔離。芯片載體124可以是導電體。可以通過芯片載體的第二部分174-2和芯片載體的第三部分174-3實現至電容器110的電連接。這種結構使得能夠對在半導體器件150的第二側154上的電容器160進行簡單并且直接的接入。利用例如導電膠或焊料連接可以實現至芯片載體174的連接。在其它示例中使用其它附接機構或技術。
[0054]圖5是圖示了根據本公開中描述的一項或多項技術的示例發光二極管([￡0)208和形成在半導體器件200的背側154上的電容器160的方塊圖。圖5示出了半導體器件200的截面圖。半導體器件200可以用于功率應用中，因為半導體器件200可以攜帶較大的電流。半導體器件200的與圖3或圖4中編號相同的特征具有與圖3和圖4中描述的相應特征相似的成分、結構和功能。
[0055]120 208形成在襯底152的正側153上。120 208包括陽極210和陰極212。電流可以在陽極210與陰極212之間流動。電容器160形成在背側154上，并且包括與圖3的電容器160相似的特征。
[0056]在一個示例中，將兩個或更多半導體器件200串聯連接(例如，連接成鏈)以建立[￡0 208面板。在一些應用中，利用直流(00電壓來操作對120 208的改變。然而，[￡0208也可以采用交流電流認0驅動。在利用…操作[￡0208的應用中，⑷電壓的過零可能會導致[￡0208的人眼可察覺的閃爍。以前，為了補償這種現象以使得在[￡0在由…電壓驅動時不閃爍，可以將電容器連接至[￡0208鏈，該電容器通常是連接至[￡0驅動器上的120 208鏈的一個大的經充電的組式電容器0^成0^801^01-) 0經充電的組式電容器可以很大，并且對于期望的微芯片封裝來說可能太大。進一步地，經充電的組式電容器要求高電壓以便向整個120鏈提供緩沖電容。
[0057]相比之下，根據本公開中描述的示例，具有120 208的每個襯底152可以進一步包括形成在相同襯底152上的電容器160。電容器160向[￡0 208 (或者，[￡0208鏈中的不同120)提供緩沖電容，使得[￡0 208在驅動[￡0 208的…電壓的過零期間仍然保持開通。背側電容器160提供了一種更廉價并且更小方法，用于向120 208提供緩沖電容以防止1^0208閃爍。照此，電容器160可以起到平滑電容器的作用。在一些示例中，[￡0鏈中的每個120均包括形成在[￡0襯底的背側上的電容器。此外，每個電容器160為了緩沖[￡0 208而需要的電壓可以低于單個經充電的組式電容器所需的電壓。
[0058]圖6是圖示了根據本公開中描述的一項或多項技術的另一示例半導體芯片250的方塊圖，該半導體芯片包括形成在連接至芯片背側電極258的襯底152的背側154上的電容器160。半導體器件250的與圖3或圖4相同編號的特征具有與圖3和圖4中描述的相應特征相似的成分、結構和功能。
[0059]在圖6的示例中，半導體250包括形成在正側153上的？21158，而電容器160形成在背側154上。然而，在本示例中，電容器160電連接至芯片背側電極258。如圖所示，隔離層162形成在襯底152的背側154的至少部分上。第一金屬層252形成在背側154的至少部分和隔離層162的至少部分上。因此，第一金屬層252可以直接連接至襯底152。背側154的其上形成隔離層162的部分可以與背側154的其上形成第一金屬層252的部分不同。
[0060]介電層254形成在隔離層162的至少部分和第一金屬層252的至少部分上。第一金屬層252可以是襯底152的背側154的背側金屬化結構(831)。隔離層162的其上形成介電層254的部分可以與隔離層162的其上形成第一金屬層252的部分不同。介電層254可以在一個或多個步驟中沉積而成。第二金屬層260可以形成在介電層254的至少部分上。對芯片載體的隔離層(180131:1011 1:0 01111)匕丫一!")264形成在第二金屬層260的至少部分上。
[0061]電極256形成在第二金屬層260的至少部分上，并且提供至電容器160的底極板的電氣接入。可以起電極功能的結構258形成在第一金屬層252的至少部分上。結構258將158的漏極156與電容器電極252連接。半導體芯片250也可以包括除圖6中圖示的器件之外的其它器件。
[0062]圖7八和圖78是圖示了根據本公開中描述的一項或多項技術的半導體芯片的示例背側300和320的方塊圖。圖7八和圖78可以示出在附接芯片載體或引線框架之前的、本公開中所描述的器件的背視圖。
[0063]圖7八圖示了對圖4的半導體器件150的背側的分割的一個執行示例。即，圖7八的背側300可以是圖4的半導體器件150的背側視圖。背側302的可用表面的不同區域可以通過結構化可用表面來實現。圖7八圖示了芯片背側302。背側302可以是襯底的背側，諸如襯底152的背側154。背側302為芯片的漏極(諸如圖4的158的漏極156)提供了區域。
[0064]背側300進一步圖示了電極304。電極304可以是電容器的第一連接點。例如，電極304是提供至電容器160的頂極板(即第一金屬層164)的電連接的電極172-1。電極304的大小和形狀可以與電容器160的區域近似相同。背側進一步圖示了電極306。電極306可以是電容器的第二連接點。例如，電極306是提供至電容器160的底極板(即第二金屬層168)電連接的電極172-2。在其它示例中，其它部位和配置也是可以的。
[0065]圖78圖示了對圖5的半導體器件200的背側的分割的一個執行示例。即，圖78的背側視圖320可以是圖5的半導體器件200的背側視圖。圖78圖示了芯片背側322。背側322可以是襯底的背側，諸如襯底152的背側154。在背側322上可以形成不同的層或特征。例如，陰極區域324可以包括一層或多層，并且形成在背側322上。陰極區域324為芯片的陰極(諸如圖5的[￡0 208的陰極212)提供區域。陰極區域324可以與圖5的結構180相對應。
[0066]背側視圖320進一步圖示了對芯片載體的隔離層326。對芯片載體的隔離層326可以對應于圖5的隔離層120。對芯片載體的隔離層326的大小和形狀可以與電容器160的區域近似相同。圖78進一步圖示了未在第一金屬層328(例如圖5的第一金屬層164)上形成對芯片載體的隔離層326(例如圖5的層120)的區域。
[0067]背側視圖320進一步圖示了兩個電極330-1和330-2。電極330-1可以電連接至第一金屬層328，并且起到電容器的第一連接點的作用。例如，電極330-1連接至圖5的第一金屬層164。即，電極330-1提供至電容器160的頂極板(即第一金屬層164)的電連接。此外，電極330-2可以是電容器的第二連接點。例如，電極330-2是圖5的電極172-2，并且提供至電容器160的底極板(即第二金屬層168)的電連接。在其它示例中，其它部位和配置也是可以的。
[0068]圖8是圖示了根據本公開中描述的一項或多項技術的用于形成半導體器件的示例方法400的流程圖。該示例方法400可以用于形成本公開中圖示的任何器件和技術。
[0069]方法400包括在襯底的第一側上形成半導體器件(402)。正側加工可以用于在襯底的第一側上形成半導體器件。例如，正側加工可以用于分別形成圖1和圖3至圖6的有源器件6、有源器件108、冊1158和[￡0 208。
[0070]方法400進一步包括在襯底的第二側的至少部分上形成電絕緣層，其中該第二側與第一側相對(404)。例如，可以在襯底4的背側22上形成圖1的電絕緣層10。在一些示例中，背側結構可以與正側上的結構對齊。
[0071]另外，方法400包括在電絕緣層的至少部分上形成無源器件，其中無源器件與半導體器件電絕緣(406).在一些示例中，該電絕緣層為氧化物層。
[0072]在一些示例中，方法400進一步包括將一個或多個芯片載體附接至無源器件，使得無源器件與半導體器件電絕緣。在一些示例中，也可以將一個或多個弓I線框架附接至芯片的背側。在將引線框架附接至芯片背側(諸如對芯片載體的隔離層)之前，可以部分地蝕刻引線框架。例如，可以將引線框架的一側蝕刻成適當的跡線結構以便實現至半導體器件的電連接。在制造過程中，可以根據需要蝕刻引線框架的另一側。跡線的尺寸可以根據芯片的預期應用的電壓而定。
[0073]在一些示例中，方法400進一步包括在該芯片的背側上形成電容器。方法400可以包括，例如，在電絕緣層的至少部分上形成第一金屬層。方法400還可以包括在第一金屬層的至少第一部分上形成介電層，以及在介電層的至少部分上形成第二金屬層。方法400還可以包括在第二金屬層的至少第一部分上形成隔離層。
[0074]在一些示例中，方法400可以進一步包括在襯底的第二側的第二部分的至少部分之上形成層堆疊。方法400還可以包括在第一金屬層的至少第二部分上形成第一電極，以及在第二金屬層的第二部分上形成第二電極。進一步地，方法400可以包括將芯片載體的第一部分機械耦合至層堆疊的至少部分，以及將芯片載體的第二部分機械耦合至第一電極。方法400還可以包括將芯片載體的第三部分機械耦合至對芯片載體的隔離層的至少部分和第二電極，其中芯片載體的第一部分、第二部分和第三部分相互電隔尚。
[0075]在另一示例中，方法400包括在氧化物層的至少部分和襯底的第二側的至少第二部分上形成金屬層。方法400可以包括在金屬層的至少第二部分之上形成層堆疊，其中金屬層的該第二部分在襯底的第二側的第二部分上。
[0076]在一些示例中，方法400包括建立溝槽層結構。首先，可以將溝槽蝕刻至襯底(諸如，圖28的襯底50)中。這些溝槽可以利用光刻開槽工藝諸如各向異性蝕刻工藝或干法蝕刻工藝等而形成。接著，用氧化物層填充溝槽以建立第一隔離層，諸如第一隔離層56。在一些部位，可以對氧化物層進行進一步蝕刻以建立至芯片背側的直接電連接。將第一隔離層56的一些蝕刻掉以保持該溝槽結構。然后，在經蝕刻的第一隔離層上保形地沉積附加層。例如，利用濺射技術，近似保形地形成電容器66的層58、60和62。最后，在前述層上沉積第二隔離層諸如第二隔離層64，該第二隔離層可以填滿溝槽。
[0077]在襯底的背側上的任何加工都可以利用正側加工技術而實施。例如，正側加工可以用于形成圖1的電絕緣層10。即，本公開的技術可以利用在形成前端器件過程中所使用的技術和工具來結構化芯片的背側，并且生產具有背側上的結構的電容器。
[0078]在本文的論述和權利要求書中，相對于兩種材料所使用的術語“在……上”，一個“在”另一個“上”，意指在材料之間的至少一些接觸。而“在……之上”意指這些材料接近，但是可能有一種或多種附加的中間材料，從而可能接觸，但是并不要求一定要接觸。在本文使用的“在……上”和“在……之上”兩者均不暗含任何方向性。術語“大約”或“近似”等表示所列舉的值可以稍微改變，只要該改變不會引起與圖示示例不符合的過程或結構。
[0079]本公開中使用的相對位置的術語是基于與晶片或襯底的傳統平面或工作表面平行的平面而定義的，不考慮該晶片或襯底的方位。本公開中使用的術語“水平”或“橫向”是基于與晶片或襯底的傳統平面或工作表面平行的平面而定義的，不考慮該晶片或襯底的方位。術語“垂直”意指垂直于水平面的方向。術語“在……上”、“側(^如)”(如在“側壁”中的“側”)、“更高”、“更低”、“在……之上”、“頂”和“在……之下”等是相對于在晶片或襯底的頂側上的傳統平面或工作表面而定義，不考慮該晶片或襯底的方位。
[0080]上文已經對各種示例和技術進行了描述。本文所描述的示例的各個方面或特征可以與另一示例中描述的任何其它方面或特征組合。這些描述的示例和其它示例處于以下權利要求書的范圍內。
【權利要求】
1.一種半導體芯片,包括: 襯底，包括第一側和第二側，其中所述第二側與所述第一側相對； 半導體器件，形成在所述襯底的所述第一側上； 電絕緣層，形成在所述襯底的所述第二側的至少部分上；以及無源器件，形成在所述襯底的所述第二側上的所述電絕緣層的至少部分上，其中所述無源器件與所述半導體器件電絕緣。
2.如權利要求1所述的半導體芯片，進一步包括: 芯片載體，包括第一部分和第二部分，其中所述第一部分與所述第二部分電隔離； 第一電極，電耦合至所述無源器件的第一極板，其中所述第一電極機械固定至所述芯片載體的所述第一部分；以及 第二電極，電耦合至所述無源器件的第二極板，其中所述第二電極機械耦合至所述芯片載體的所述第二部分。
3.如權利要求1所述的半導體芯片，其中所述電絕緣層包括氧化物層，以及其中所述無源器件為電容器器件并且進一步包括: 第一金屬層，形成在所述氧化物層的至少部分上； 介電層，形成在所述第一金屬層的至少部分上； 第二金屬層，形成在所述介電層的至少部分上；以及 對芯片載體的隔離層，形成在所述第二金屬層的至少部分上。
4.如權利要求3所述的半導體芯片，其中所述半導體器件是配置為具有近似在所述襯底的所述第一側與所述第二側之間流動的電流的場效應晶體管，其中所述襯底的所述第二側的所述部分是所述襯底的所述第二側的第一部分。
5.如權利要求4所述的半導體芯片，其中所述第一金屬層的所述部分是所述第一金屬層的第一部分，其中所述第二金屬層的所述部分是所述第二金屬層的第一部分，所述半導體芯片進一步包括: 層堆疊，形成在所述襯底的所述第二側的第二部分的至少部分之上； 第一電極，形成在所述第一金屬層的至少第二部分上； 第二電極，形成在所述第二金屬層的第二部分上； 芯片載體的第一部分，機械耦合至所述層堆疊的至少部分； 所述芯片載體的第二部分，機械耦合至所述第一電極；以及 所述芯片載體的第三部分，機械耦合至所述對芯片載體的隔離層的至少部分和所述第二電極，其中所述芯片載體的所述第一部分、第二部分和第三部分相互電隔離。
6.如權利要求4所述的半導體芯片，其中所述襯底的第二側的所述部分是所述襯底的第二側的第一部分，其中所述第一金屬層形成在所述襯底的所述第二側的至少第二部分上，所述半導體芯片進一步包括: 層堆疊，形成在所述第一金屬層的至少第二部分之上，其中所述第一金屬層的所述第二部分形成在所述襯底的所述第二側的所述第二部分上。
7.如權利要求1所述的半導體芯片，其中所述半導體器件是發光二極管(LED)、場效應晶體管(FET)和垂直FET中的至少一種。
8.如權利要求1所述的半導體芯片，其中所述無源器件具有溝槽結構。
9.如權利要求1所述的半導體芯片，進一步包括: 引線框架，機械耦合至所述半導體器件和所述無源器件，使得所述半導體器件和所述無源器件相互電隔離。
10.如權利要求1所述的半導體芯片，其中所述電絕緣層的所述部分是所述電絕緣層的第一部分，以及其中所述無源器件是第一無源器件，所述半導體芯片進一步包括: 第二無源器件，形成在所述襯底的所述第二側上的所述電絕緣層的至少第二部分上，其中所述第二無源器件與所述半導體器件和所述第一無源器件電絕緣。
11.一種半導體芯片封裝，包括: 襯底，包括第一側和第二側，其中所述第二側與所述第一側相對； 半導體器件，形成在所述襯底的所述第一側上； 電絕緣層，形成在所述襯底的所述第二側的至少部分上； 電容器器件，形成在所述襯底的所述第二側上的所述電絕緣層的至少部分上，其中所述電容器器件與所述半導體器件電絕緣；以及 芯片載體，包括至少第一部分和第二部分，其中至少所述第一部分機械耦合至所述電容器器件，以及其中所述第一部分與所述第二部分電隔離。
12.如權利要求11所述的半導體芯片封裝，進一步包括: 第一電極，電耦合至所述電容器器件的第一極板，其中所述第一電極機械固定至所述芯片載體的所述第一部分上；以及 第二電極，電耦合至所述電容器器件的第二極板，其中所述第二電極機械耦合至所述芯片載體的所述第二部分。
13.如權利要求11所述的半導體芯片封裝，其中所述半導體器件是配置為具有近似在所述襯底的所述第一側與所述第二側之間流動的電流的場效應晶體管，其中所述襯底的所述第二側的所述部分是所述襯底的所述第二側的第一部分，其中所述電絕緣層包括氧化物層，以及其中所述電容器器件進一步包括: 第一金屬層，形成在所述氧化物層的至少部分上； 介電層，形成在所述第一金屬層的至少部分上； 第二金屬層，形成在所述介電層的至少部分上；以及 隔離層，形成在所述第二金屬層的至少部分上。
14.如權利要求13所述的半導體芯片封裝，其中所述第一金屬層的所述部分是所述第一金屬層的第一部分，以及其中所述第二金屬層的所述部分是所述第二金屬層的第一部分，所述半導體芯片進一步包括: 層堆疊，形成在所述襯底的所述第二側的第二部分的至少部分之上，其中所述芯片載體的所述第一部分機械耦合至所述層堆疊的至少部分； 第一電極，形成在所述第一金屬層的至少第二部分上，其中所述芯片載體的所述第二部分機械耦合至所述第一電極； 第二電極，形成在所述第二金屬層的第二部分上；以及 所述芯片載體的第三部分，機械耦合至所述對芯片載體的隔離層的部分和所述第二電極，其中所述芯片載體的所述第一部分、所述第二部分和所述第三部分相互電隔離。
15.如權利要求13所述的半導體芯片封裝，其中所述襯底的所述第二側的所述部分是所述襯底的所述第二側的第一部分，其中所述第一金屬層形成在所述襯底的所述第二側的至少第二部分上，所述半導體芯片進一步包括: 層堆疊，形成在所述第二金屬層的至少部分之上，其中所述第二金屬層的所述部分形成在所述襯底的所述第二側的所述第二部分上。
16.如權利要求11所述的半導體芯片封裝，其中所述半導體器件是第一發光二極管(LED)，所述半導體芯片封裝進一步包括: 所述第一 LED的陽極，形成在所述襯底的所述第一側和所述第二側其中之一上，其中所述陽極配置為電連接至第二 LED的陰極；以及 所述第一 LED的陰極，形成在所述襯底的形成所述陽極的一側的相對側上，其中所述陰極配置為電連接至第三LED的陽極。
17.—種制造半導體芯片的方法，包括: 在襯底的第一側上形成半導體器件； 在所述襯底的第二側的至少部分上形成電絕緣層，其中所述第二側與所述第一側相對；以及 在所述電絕緣層的至少部分上形成無源器件，其中所述無源器件與所述半導體器件電絕緣。
18.如權利要求17所述的方法，進一步包括: 將一個或多個芯片載體部分附接至所述無源器件，使得所述無源器件與所述半導體器件電絕緣。
19.如權利要求17所述的方法，其中所述電絕緣層包括氧化物層，其中所述襯底的所述第二側的所述部分是所述襯底的所述第二側的第一部分，其中所述無源器件是電容器器件，以及其中形成所述電容器器件進一步包括: 在所述氧化物層的至少部分上形成第一金屬層； 在所述第一金屬層的至少第一部分上形成介電層； 在所述介電層的至少部分上形成第二金屬層；以及 在所述第二金屬層的至少第一部分上形成隔離層； 所述方法進一步包括: 在所述襯底的所述第二側的第二部分的至少部分之上形成層堆疊； 在所述第一金屬層的至少第二部分上形成第一電極； 在所述第二金屬層的第二部分上形成第二電極； 將芯片載體的第一部分機械耦合至所述層堆疊的至少部分； 將所述芯片載體的第二部分機械耦合至所述第一電極；以及 將所述芯片載體的第三部分機械耦合至所述對芯片載體的隔離層的至少部分和所述第二電極，其中所述芯片載體的所述第一部分、所述第二部分和所述第三部分相互電隔離。
20.如權利要求17所述的方法，其中所述襯底的所述第二側的所述部分是所述襯底的所述第二側的第一部分，其中形成所述無源器件進一步包括，在所述氧化物層的至少部分上以及在所述襯底的所述第二側的至少第二部分上形成金屬層，以及 在所述金屬層的至少第二部分之上形成層堆疊，其中所述金屬層的所述第二部分在所述襯底的所述第二側的所述第二部分上。
【文檔編號】H01L27/02GK104347617SQ201410363615
【公開日】2015年2月11日 申請日期:2014年7月28日 優先權日:2013年7月31日
【發明者】A·蒙丁, M·格魯貝爾 申請人:英飛凌科技奧地利有限公司