本發明涉及半導體工藝制造領域，尤其涉及一種基于體硅的SOI(Silicon-On-Insulator，絕緣襯底上硅)FinFET(鰭式場效晶體管，FinField-Effect Transistor)的制作方法。

背景技術：

目前，隨著對半導體器件關鍵尺寸的降低以及對半導體器件的低功耗高速度要求的提高，14nm/16nm及以下技術形成了FD-SOI平面器件、體硅FinFET和SOI FinFET三足鼎立的局面。SOI FinFET融合了SOI與FinFET兩者共同的優點。

圖1為一種SOI FinFET的立體結構示意圖。如圖1所示，SOI FinFET包括：半導體襯底10，半導體襯底10上形成有凸出的鰭(Fin)14；氧化層11，覆蓋所述半導體襯底10的表面以及鰭14的側壁的一部分；柵極結構，橫跨在所述鰭14上，覆蓋鰭14的頂部和側壁，柵極結構包括柵介質層(圖中未示出)和位于柵介質層上的柵12；以及位于隔離鰭14和半導體襯底10之間的隱埋氧化層(BOX)13。

現有技術中SOI FinFET的制作方法，形成SOI FinFET的隱埋氧化層時，容易出現Fin傾倒或BOX層不能完全被氧化形成絕緣層的現象。

技術實現要素：

有鑒于此，本發明提供一種基于體硅的SOI FinFET的制作方法，以解決現有技術中SOI FinFET的制作過程中，容易出現Fin傾倒或BOX層不能完全被氧化形成絕緣層的問題。

為實現上述目的，本發明提供如下技術方案：

一種基于體硅的SOI FinFET的制作方法，包括：

提供半導體襯底；

在所述半導體襯底表面外延帶有開口的鍺硅層，所述開口將所述鍺硅層斷開為兩部分；

在所述鍺硅層上外延Fin結構層，使得所述開口被所述Fin結構層材料填充；

刻蝕去除所述開口兩側的所述鍺硅層和所述Fin結構層，保留所述開口內的Fin結構層，使所述半導體襯底朝向所述鍺硅層的表面低于所述鍺硅層朝向所述半導體襯底的表面，形成鰭；

氧化所述開口處的Fin結構層，形成隱埋氧化層；

在所述半導體襯底表面形成隔離層，所述隔離層背離所述半導體襯底的表面高于所述隱埋氧化層背離所述半導體襯底的表面；

在所述鰭上制作柵極，形成基于體硅的SOI FinFET結構；

其中，所述Fin結構層的刻蝕速率小于所述鍺硅層的刻蝕速率。

優選地，所述在所述半導體襯底表面外延帶有開口的鍺硅層，所述開口將所述鍺硅層斷開為兩部分具體過程包括：

在所述半導體襯底表面淀積第一掩膜，并圖形化所述第一掩膜；

在所述半導體襯底表面外延鍺硅層，所述鍺硅層在所述第一掩膜的位置處斷開；

去除所述第一掩膜，在所述半導體襯底表面形成帶有開口的鍺硅層，所述開口將所述鍺硅層斷開為兩部分。

優選地，所述在所述鍺硅層上外延Fin結構層，使得所述開口被所述Fin結構層填充步驟之后，還包括：

采用化學機械拋光對所述Fin結構層表面進行平坦化。

優選地，所述刻蝕去除所述開口兩側的所述鍺硅層和所述Fin結構層，保留所述開口內的Fin結構層，使所述半導體襯底朝向所述鍺硅層的表面低于所述鍺硅層朝向所述半導體襯底的表面，形成鰭的具體過程包括：

在所述硅層表面淀積第二掩膜，并圖形化所述第二掩膜；

去除所述第二掩膜外對應的所述Fin結構層和所述鍺硅層，使所述半導體襯底朝向所述鍺硅層的表面低于所述鍺硅層朝向所述半導體襯底的表面；

選擇性去除所述第二掩膜下方對應的所述鍺硅層，保留所述第二掩膜下方的所述Fin結構層以及所述開口內的Fin結構層，形成鰭；

去除所述第二掩膜。

優選地，所述第二掩膜為氧化硅、氮化硅或氧化硅和氧化硅的疊層結構。

優選地，所述鍺硅層的化學式為Ge_xSi_1-x，其中，所述x的取值范圍為20％～40％，包括端點值。

優選地，所述選擇性去除所述第二掩膜下方對應的所述鍺硅層和所述第二掩膜，保留所述第二掩膜下方的所述硅層以及所述開口內的硅層，形成鰭，采用的鍺硅刻蝕液體為氫氟酸、雙氧水和乙酸的混合溶液。

優選地，所述氧化所述開口處的硅層，形成隱埋氧化層的具體過程包括：

對所述鰭的表面以及所述半導體襯底的表面進行氧化，形成氧化層；

同時對位于所述開口處的硅層完全氧化，在所述鰭和所述半導體襯底之間形成隱埋氧化層；

選擇性去除所述氧化層，保留所述隱埋氧化層。

優選地，所述Fin結構層材料為硅或鍺。

優選地，所述鍺硅層的厚度小于30nm。

經由上述的技術方案可知，本發明提供的基于體硅的SOI FinFET的制作方法，在外延鍺硅層時，所述鍺硅層上帶有開口，使得鍺硅層在開口處斷開，后續外延Fin結構時，以Fin結構材料填充該部分，在后續刻蝕去除鍺硅層時，由于鍺硅層的刻蝕速率遠遠大于Fin結構層的刻蝕速率，開口處的Fin結構層可以作為鍺硅層的刻蝕停止層，從而使得開口處的硅層的尺寸由開口的尺寸決定，進而使得開口處的Fin結構層尺寸容易控制，也即后續形成隱埋氧化層的尺寸較容易控制，避免了因隱埋氧化層的尺寸過小出現Fin容易傾倒或因隱埋氧化層的尺寸過大，氧化不完整，未被全部氧化的問題，進而提高了基于體硅的SOI FinFET器件的性能。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為一種SOI FinFET的立體結構示意圖；

圖2為本發明實施例提供的一種基于體硅的SOI FinFET的制作方法流程圖；

圖3-圖12為本發明實施例提供的基于體硅的SOI FinFET的制作方法工藝過程圖；

圖13為根據本發明實施例提供的基于體硅的SOI FinFET的制作方法制作形成的基于體硅的SOI FinFET實物結構截面圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例?；诒景l明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

現有技術中提供SOI FinFET的制作方法，通常在體硅襯底上直接外延鍺硅層，然后繼續外延硅層，通過后面橫向刻蝕鍺硅層，形成SOI FinFET的隱埋氧化層(BOX)，因為鍺硅層刻蝕時無刻蝕停止層，刻蝕量不容易控制，為形成如圖1中BOX13的小柱，當刻蝕量過多時，小柱的尺寸過窄，造成后續形成的鰭(Fin)容易傾倒；當刻蝕量過少時，則中間小柱剩余過多，在后續氧化過程中，無法將剩余的鍺硅層全部氧化，形成閉合的氧化絕緣層，以上兩個方面均會造成整個基于體硅的SOI FinFET的制作工藝失敗。

因此，本發明實施例提供一種基于體硅的SOI FinFET的制作方法，包括：

提供半導體襯底；

在所述半導體襯底表面外延帶有開口的鍺硅層，所述開口將所述鍺硅層斷開為兩部分；

在所述鍺硅層上外延Fin結構層，使得所述開口被所述Fin結構層材料填充；

刻蝕去除所述開口兩側的所述鍺硅層和所述Fin結構層，保留所述開口內的Fin結構層，使所述半導體襯底朝向所述鍺硅層的表面低于所述鍺硅層朝向所述半導體襯底的表面，形成鰭；

氧化所述開口處的Fin結構層，形成隱埋氧化層；

在所述半導體襯底表面形成隔離層，所述隔離層背離所述半導體襯底的表面高于所述隱埋氧化層背離所述半導體襯底的表面；

在所述鰭上制作柵極，形成基于體硅的SOI FinFET結構；

其中，所述Fin結構層的刻蝕速率小于所述鍺硅層的刻蝕速率。

由于在鍺硅層中引入部分Fin結構層，Fin結構層的刻蝕速率小于所述鍺硅層的刻蝕速率，所以引入的部分Fin結構層，形成Fin結構柱，所述Fin結構柱在鍺硅層刻蝕過程中相當于鍺硅層的刻蝕停止層，從而使得鍺硅層刻蝕能夠停止在Fin結構柱處，從而不會發生因刻蝕量難以控制而造成的Fin傾倒或BOX層不能完全被氧化形成絕緣層的問題。

基于此，本發明提供一種基于體硅的SOI FinFET的制作方法，參見圖2-圖12，其中圖2為本發明實施例提供的基于體硅的SOI FinFET的制作方法流程圖；圖3-圖12為本發明實施例提供的基于體硅的SOIFinFET的制作方法工藝過程圖。其中，圖3-圖8為圖1中基于體硅的SOI FinFET的沿AA’方向的截面圖。

如圖2所示，本發明實施例提供的基于體硅的SOI FinFET的制作方法流程包括如下步驟：

步驟S101：提供半導體襯底；

需要說明的是，本實施例中半導體襯底為制作體硅SOI FinFET的半導體襯底，本實施例中可選地，半導體襯底為硅襯底。

步驟S102：在所述半導體襯底表面外延帶有開口的鍺硅層，所述開口將所述鍺硅層斷開為兩部分；

請參見圖3，在半導體襯底10表面淀積第一掩膜，并圖形化第一掩膜，在需要形成開口的地方形成第一掩膜A1；

請參見圖4，在形成有第一掩膜A1的半導體襯底10表面外延鍺硅層G，由于第一掩膜A1的存在，鍺硅層G在第一掩膜A1的位置處斷開；

請參見圖5，去除第一掩膜，在半導體襯底表10面形成帶有開口C的鍺硅層G，開口C將鍺硅層G斷開為兩部分。

需要說明的是，第一掩膜的位置為后續隱埋氧化層的位置，因此，本實施例中第一掩膜的位置依據隱埋氧化層的位置而設置。本實施例中第一掩膜需要為硬度較大的掩膜且盡可能減小晶格失配，本實施例中可選地，第一掩膜為二氧化硅材質。

步驟S103：在所述鍺硅層上外延Fin結構層，使得所述開口被所述Fin結構層材料填充；

需要說明的是，本發明實施例中所述Fin結構層的材料可以是鍺，也可以是硅，可選地，本實施例中Fin結構層為硅層，為方便描述，下方工藝流程以所述Fin結構層的材質為硅進行說明，但本實施例中對此并不做限定。

請參見圖6，在鍺硅層G上外延硅層S，硅層S將開口填充，使得硅層S與半導體襯底10相接觸?？蛇x地，本實施例中半導體襯底為硅材質，因此，本實施例中硅層與半導體襯底合二為一，在開口處形成一個整體。

可選地，本實施例中，在外延硅層后，采用化學機械拋光(CMP)對硅層表面進行平坦化。

步驟S104：刻蝕去除所述開口兩側的所述鍺硅層和所述Fin結構層，保留所述開口內的Fin結構層，使所述半導體襯底朝向所述鍺硅層的表面低于所述鍺硅層朝向所述半導體襯底的表面，形成鰭；

請參見圖7，本實施例中形成鰭的具體過程包括：

在硅層表面淀積第二掩膜A2，并圖形化第二掩膜；

本實施例中所述第二掩膜可以是氧化硅、氮化硅或氧化硅和氧化硅的疊層結構，本實施例中對此不作限定，另可以在去除圖7中所示的鍺硅層G后，去除所述第二掩膜，也可以同時將第二掩膜和圖7中所示的鍺硅層G同時去除，本實施例對此不做限定。

請繼續參見圖7，去除第二掩膜A2外對應的硅層和鍺硅層G，使半導體襯底10朝向鍺硅層G的表面低于鍺硅層G朝向半導體襯底10的表面；也即圖7中，半導體襯底10的上表面低于鍺硅層G的下表面位置。

請參見圖8，選擇性去除第二掩膜下方對應的鍺硅層，保留所述第二掩膜下方的所述硅層以及所述開口內的硅層，形成鰭14；形成鰭14后，將第二掩膜去除即可。

為方便描述，本實施例中將開口處的硅層簡稱為硅柱，如圖8中所示，在開口處形成硅柱16。本實施例中可選地，所述鍺硅層的化學式為Ge_xSi_1-x，其中，x的取值范圍為20％～40％，包括端點值。以使得鍺硅和硅的選擇比較高，便于后續采用鍺硅腐蝕液對所述鍺硅層進行選擇性去除，而不影響硅層。

本實施例中，可選地，選擇性去除鍺硅層采用的鍺硅刻蝕液體為氫氟酸(HF)、雙氧水(H₂O₂)和乙酸(CH₃COOH)的混合溶液。其中，通過調整氫氟酸、雙氧水和乙酸的體積比可以控制鍺硅層的腐蝕速率，本實施例中對此不做限定，優選地，各成分的體積比為：HF(49％):H₂O₂(30％):CH₃COOH(99.8％):H₂O＝1:18:27:8。其中，括號中所示百分比為對應的溶液中所含物質的質量濃度，后面的比例為各溶液的體積比；當各成分中溶液的質量濃度發生變化時，依據溶液中質量濃度的變化配制不同溶液的體積，從而達到控制鍺硅層的腐蝕速率的目的。

需要說明的是，鍺硅層(Ge_xSi_1-x)要盡量的薄，可選地，鍺硅層的厚度小于30nm，為減少半導體襯底的晶格失配，可選地，本實施例中鍺硅層的厚度小于10nm，也即圖8中的硅柱16的高度小于10nm。

步驟S105：氧化所述開口處的Fin結構層，形成隱埋氧化層；

請參見圖9，對鰭14的表面以及半導體襯底10的表面進行氧化，形成氧化層15；

在進行氧化時，本實施例中不限定氧化的具體形式，可選的采用干法氧化。

對位于開口處的硅層完全氧化，在鰭14和半導體襯底10之間形成隱埋氧化層13。

需要說明的是，本實施例中在實際工藝中，對硅柱的寬度有一定要求，使得在對鰭的表面和對半導體襯底的表面進行氧化時，能夠同時對硅柱氧化，且由于橫向方向上，兩側同時對硅柱進行氧化，因此，本實施例中硅柱的高度略大于或等于其橫向的寬度。這樣，在硅柱的縱向，如圖9中H方向所示，被氧化形成完全氧化閉合時，由于橫向，如圖9中L方向，兩側同時被氧化，因此，在橫向上，硅柱也能夠被氧化閉合，硅柱及位于鰭和半導體襯底之間的氧化層形成隱埋氧化層。

選擇性去除氧化層，保留隱埋氧化層。

請參見圖10，本實施例中選擇性地將鰭14表面的氧化層和半導體襯底10表面的氧化層(圖9中的氧化層15)去掉，保留隱埋氧化層13，具體地，由于本實施例中鍺硅層厚度較薄，小于10nm，隱埋氧化層存在的間隙較小，氧化層腐蝕液不容易進入到間隙處，因此能夠將隱埋氧化層保留。

步驟S106：在所述半導體襯底表面形成隔離層，所述隔離層背離所述半導體襯底的表面高于所述隱埋氧化層背離所述半導體襯底的表面；

請參見圖11，在半導體襯底10表面形成隔離層11，隔離層11背離半導體襯底10的表面高于隱埋氧化層背離半導體襯底10的表面；本實施例中所述隔離層11為半導體器件常用隔離材料，如STI等，本實施例中對此不作限定。

步驟S107：在所述鰭上制作柵極，形成基于體硅的SOI FinFET結構；

本實施例中，如圖12所示，在鰭14上制作柵極12，形成基于體硅的SOIFinFET結構，其中柵極12橫跨所述鰭14。

本實施例中，形成柵極的過程具體包括：

在制作完成鰭14結構的基礎上，沉積柵極絕緣層，在圖12中未標識，然后沉積柵極材料層?？蛇x地，本實施例中所述柵極絕緣層為氧化硅，柵極材料層為多晶硅。柵極絕緣層的形成方式為常規的熱氧化法、化學氣相淀積(CVD)、物理氣相淀積(PVD)等，本實施例中對此不做限定?？涛g所述柵極材料層，形成柵極，如圖12中所示。

后續還包括生成側墻，對鰭14兩端進行源漏摻雜等步驟，本實施例中，在制作完成鰭14結構后，采用常規工藝，在鰭14結構上方和兩側形成柵極結構，柵極結構側壁上形成側墻，源漏注入，以及圖中未顯示出的高K金屬柵填充，源漏極接觸，柵極接觸以及互連結構等。所述常規工藝為本領域技術人員公知的技術手段，本實施例中在此不再進行贅述。

如圖13所示，為采用上述基于體硅的SOI FinFET的制作方法制作形成的SOI FinFET的實物圖，包括半導體襯底10、鰭14、柵極12、隱埋氧化層13和隔離層11。

本發明提供的基于體硅的SOIFinFET的制作方法，在外延鍺硅層時，所述鍺硅層上帶有開口，使得鍺硅層在開口處斷開，后續外延硅時，以硅填充該部分，在后續刻蝕去除鍺硅層時，由于鍺硅層的刻蝕速率遠遠大于硅層的刻蝕速率，開口處的硅層可以作為鍺硅層的刻蝕停止層，從而使得開口處的硅層的尺寸由開口的尺寸決定，進而使得開口處的硅層尺寸容易控制，也即后續形成隱埋氧化層的尺寸較容易控制，避免了因隱埋氧化層的尺寸過小出現Fin容易傾倒或因隱埋氧化層的尺寸過大，氧化不完整，未被全部氧化的問題，進而提高了基于體硅的SOI FinFET器件的性能。

需要說明的是，本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。

對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本發明。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發明的精神或范圍的情況下，在其它實施例中實現。因此，本發明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。