本發明涉及半導體技術領域，特別涉及一種鰭式場效應晶體管及其制作方法。

技術背景

晶體管是集成電路中關鍵的元件。為了滿足晶體管更快速的需求，需要較高的驅動電流。另外，由于晶體管的驅動電流正比于晶體管的柵極寬度，為了提高驅動電流，需要較大的柵極寬度。

鰭式場效應晶體管具有一從基底突出的狹窄半導體材料有源區域作為鰭部，此鰭部包括兩端的源區與漏區，柵極結構包括柵介質層以及位于柵介質層上的柵電極，柵極結構橫跨源區與漏區之間的鰭部，與其上表面以及兩側接觸形成導電溝道，相當于增加了柵極寬度，有效增加了驅動電流，改善了器件性能。隨著現有相關技術的進步，器件的特征尺寸進一步下降，需進一步改善工藝，進一步增加驅動電流。

技術實現要素：

本發明的目的是提供一種新型鰭式場效應晶體管的制作方法，提高晶體管驅動電流，改善晶體管性能。

本發明的另一目的是提供上述方法制作的鰭式場效應晶體管。

為實現上述目的，本發明采用如下技術方案：

一種新型鰭式場效應晶體管的制作方法，包括以下步驟：

(1)提供基底，并在所述基底上形成一半導體凸出結構；

(2)制作并通過第一掩膜版刻蝕所述半導體凸出結構，形成上表面呈凸齒結構的鰭部，所述凸齒結構凸起部分為齒部；

(3)在未被第一掩膜版覆蓋的鰭部表面沉積與鰭部晶格常數不同遷移率增強區；

(4)制作第二掩膜版，第二掩膜版覆蓋鰭部中間，同時以第一掩膜版以及第二掩膜版為掩膜，向所述鰭部兩端摻雜雜質，形成源區以及漏區，并去除第二掩膜版以及第一掩膜版；

(5)制作覆蓋源區以及漏區的第三掩膜版，所述第三掩膜版兩端開口邊緣投影在未被摻雜的中間的鰭部上，通過第三掩膜版形成嵌入所述鰭部的凸齒結構內的柵極結構，并去除第三掩膜版。

優選地，所述基底為硅(Si)或者絕緣體上硅(SOI)。

優選地，所述遷移率增強區為硅鍺(GeSi)或碳化硅(SiC)。

優選地，第(3)步采用外延生長法沉積遷移率增強區。

優選地，第(4)步摻雜雜質采用離子注入摻雜。

優選地，第(4)步離子注入摻雜時，注入方向不與第一掩膜版垂直。

優選地，第(4)步離子注入摻雜時，先偏向源區或漏區方向成一定角度注入，再偏向相反的方向成一定角度注入。

優選地，第(5)步所述第三掩膜版兩端開口邊緣在未被摻雜的中間的鰭部上的齒部上。

優選地，第(5)步所述第三掩膜版兩端開口邊緣在未被摻雜的中間的鰭部上的齒部中央上。

一種新型鰭式場效應晶體管，包括：基底；位于所述基底上的鰭部，所述鰭部兩端形成源區和漏區；橫跨所述源區和漏區中間的鰭部上表面以及兩側的柵極結構，所述鰭部上表面呈凸齒結構，所述凸齒結構凸起部分為齒部，所述鰭部上表面兩齒部之間存在遷移率增強區，所述源區以及漏區在齒部頂端無摻雜，所述柵極結構嵌入所述鰭部的凸齒結構內。

相對于現有技術，本發明具有以下有益效果：

本發明鰭式場效應晶體管制作方法第一掩膜版首先做掩膜形成上表面呈凸齒結構的鰭部，其次作為遷移率增強區形成過程的掩膜，再次作為雜質摻雜的部分掩膜，實現了第一掩膜版的多次有效利用，使得工藝流程簡單易實現，節約工藝成本。

本發明制作的晶體管，所述鰭部上表面呈凸齒結構，所述鰭部上表面兩齒部之間形成晶格常數不同于鰭部的遷移率增強區，引入壓應力或拉應力，增加對鰭部載流子的遷移率，提高晶體管導通時的導通電流；所述柵極結構嵌入所述鰭部的凸齒結構內，增加了柵極寬度，進一步提高晶體管的驅動電流；此外，源區以及漏區在齒部頂端無摻雜，增加源區以及漏區表面電阻，減小柵極與源區以及漏區的漏電流，進一步優化晶體管性能。

附圖說明

圖1-圖5為本發明實施例制作過程結構示意圖；

圖6為本發明實施例整體結構示意圖；

圖7為本發明實施例柵極結構局部示意圖。

具體實施方式

下面結合附圖以及實施例對本發明進行介紹，實施例僅用于對本發明進行解釋，并不對本發明有任何限定作用。

圖1-圖5為本發明實施例制作過程各步驟結構示意圖，如圖所示，新型鰭式場效應晶體管的制作方法，包括以下步驟：

(1)如圖1，提供基底100，并在所述基底上形成一半導體凸出結構201；

基底100材料可為絕緣體上硅(SOI)，此時所述SOI的頂層硅層用于形成所述凸出結構201；基底100材料也可為硅(Si)、鍺(Ge)、硅鍺(GeSi)或者碳化硅(SiC)等半導體襯底，此時所述凸出結構201通過對上述半導體襯底刻蝕后形成，在凸出結構201兩側的半導體襯底上形成表面低于凸出結構201的絕緣介質層；基底100材料也可為氧化硅等絕緣襯底，此時所述凸出結構201通過外延工藝形成，鰭部200材料可為硅(Si)、鍺(Ge)、硅鍺(GeSi)或者碳化硅(SiC)，本發明實施例優選基底為硅(Si)或者絕緣體上硅(SOI)，附圖以絕緣體上硅(SOI)為例。

(2)如圖2，制作并通過第一掩膜版10刻蝕所述半導體凸出結構201，形成上表面呈凸齒結構的鰭部200，所述凸齒結構凸起部分為齒部210；

第一掩膜版10首先做掩膜形成上表面呈凸齒結構的鰭部200。

(3)如圖3，在未被第一掩膜版10覆蓋的鰭部200表面沉積與鰭部200晶格常數不同的遷移率增強區300；

本發明實施例未被第一掩膜版10覆蓋部分，刻蝕形成的兩個齒部210之間的凹槽的槽壁以及槽底漏出鰭部200半導體材料，可采用外延生長沉積遷移率增強區300，實施例基底為硅(Si)或者絕緣體上硅(SOI)時，鰭部200材料為硅，鍺或者碳與硅晶格常數不同，且鍺或者碳的硅化物易外延生長在硅表面，所以遷移率增強區300優選為硅鍺(GeSi)或碳化硅(SiC)。

(4)如圖4，制作第二掩膜版20，第二掩膜版20覆蓋鰭部中間，同時以第一掩膜版10以及第二掩膜版20為掩膜，向所述鰭部200兩端摻雜雜質，形成源區400以及漏區500，之后去除第二掩膜版20以及第一掩膜版10；

本發明實施例以第一掩膜版10以及第二掩膜版20為掩膜進行摻雜，第二掩膜版20覆蓋鰭部中間，所以在鰭部200中間形成不摻雜的區域，以便在達到閾值電壓之前，使晶體管關斷；由于第一掩膜板10的覆蓋，所以向所述鰭部200兩端摻雜雜質形成源區400以及漏區500時，源區400以及漏區500在齒部210頂端無摻雜，本發明實施例摻雜雜質為磷或砷等n型雜質或者磷等p型雜質，摻雜方式優選離子注入摻雜，離子注入摻雜時，注入方向不與第一掩膜版10垂直，先偏向源區或漏區方向成一定角度注入，再偏向相反的方向成一定角度注入，以便在整個源區400以及漏區500內形成連續地摻雜區，齒部210頂端無摻雜區域的大小可由齒部的高度以及離子注入時的注入角度調節。

(5)如圖5，制作覆蓋源區400以及漏區500的第三掩膜版30，所述第三掩膜版30兩端開口邊緣投影在未被摻雜的中間的鰭部200上，通過第三掩膜版30形成嵌入所述鰭部200的凸齒結構內的柵極結構600，之后去除第三掩膜版30。

優選地所述，第三掩膜版30兩端開口邊緣在未被摻雜的中間的鰭部200上的齒部210上，由于齒部210上無遷移率增強區300，載流子遷移率弱，減小柵極漏電流，優選地，所述第三掩膜版30兩端開口邊緣在未被摻雜的中間的鰭部200上的齒部210中央上，齒部210中央載流子遷移率最弱，所以更好地減小柵極漏電流。

上述方法制作的本發明實施例鰭式場效應晶體管，包括：基底100；位于所述基底100上的鰭部200，所述鰭部200兩端形成源區400和漏區500；橫跨所述源區400和漏區500中間的鰭部200上表面以及兩側的柵極結構600，所述鰭部200上表面呈凸齒結構，所述凸齒結構凸起部分為齒部210，所述鰭部200上表面兩齒部210之間存在遷移率增強區300，所述源區400以及漏區500在齒部210頂端無摻雜，所述柵極結構600嵌入所述鰭部200的凸齒結構內。

如圖6以及圖7，本發明實施例鰭式場效應晶體管，所述鰭部200上表面呈凸齒結構，所述鰭部200上表面兩齒部210之間形成晶格常數不同于鰭部200的遷移率增強區300，引入壓應力或拉應力，增加對鰭部200載流子的遷移率，提高晶體管導通時的導通電流；所述柵極結構600嵌入所述鰭部的凸齒結構內，增加了柵極寬度，進一步提高晶體管的驅動電流；此外，源區400以及漏區500在齒部210頂端無摻雜，增加源區400以及漏區500表面電阻，本領域常識，晶體管源區400與源電極電性連接，漏區500與漏電極電性連接，所以可以減小柵極與源電極以及漏電極間的漏電流，進一步優化晶體管性能。